Устройство для вычисления полинома второй степени

 

1.УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМА BTOPOtl СТЕПЕНИ, содержащее первый регистр сдвига, второй регистр сдвига, сумматор, первый элемент ИЛИ, второй элемент ИЛИ, элемент И, элемент задержки, триггер, причем выход первого регистра сдвига соединен с первым входом сумматора, выход которого -соединен с информационным входом первого регистра сдвига, выход второго регистра сдвига соединен с первым входом первого-элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с прямым выходом триггера , вход сброса которого соединен с выходом второго регистра сдвига, инверсный выход триггера соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, а выход соедиHeiH с информационным входом второго регистра сдвига, выход которого соединен с первым входом второго э;1емента ИЛИ, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены третий регистр сдвига, второй сумматор, задатчик данных, второй триггер, второй элемент И, третий элемент И, генератор тактовых импульсов , причем выход генератора тактовых импульсов соединен с первым входом задатчика данных, второй вход которого соединен с выходом первого элемента И, первый выход задатчика данных соединен с первым входом второго элемента И, второй вход.которого соединен с прямым выходом второго триггера и первым входом третьего элемента И, второй вход которого соединен с выходом второго сумматора, первый вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с информационным входом первого триггера и выходом второго элемента И, второй выход задатчика данных соединен с информационньм входом второго триггера, вход сброса которого соединен с третьим i выходом эадатчика данных,: четвертый выход которого ..соединен с входом за (Л пуска первого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго и третье го регистров сдвига, входом синхронизации элемента задержки и выходом генератора тактовых импульсов, пятый и шестой Выходы эада.тчика данных соединены соответственно с входами запуска второго и третьего регистров сдвига, выход третьего регистра сдвига соедиьэ нен с вторым входом второго сумматора, и со своим инфо1 «ационнымвходом,седьл мой выход задатчика данных соединен с входами ввода дав{шх первого, второго и етьего регистров сдвига, выход третьего элемента И соединен с вторым входом первого сумматора. 2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что задатчик данных содержит DF-триггер, распределитель импульсов, элемент задержки, элемент ИЛИ, блок сравнения, генератор одиночных импульсов, элемент НЕ, первый и второй элементы И, первый, второй, третий и четвертый коммутаторы, причем вход распределителя импульсов соединен с первым входом элемента задержки, с управляющим входом блока

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗ©ЬРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕ, Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ,i(21) 3411578/18-24. (22) 24.03.82. (46) 30.06.83. Бюл. Р 24 (72)В. Л. Баранов (71)Ордена Ленина институт кибернетики AH Украинской CCP (53) 681. 325 (088. 8) (56)1. Авторское свидетельство СССР

9 615475, кл. G 06 F 7/38, 1978.

2. Авторское свидетельство СССР

Р 826345, кл. G 06 F 7/552, 1979 (прототип). (54) (57) 1,УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ПОЛИНОМА ВТОРОЙ СТЕПЕНИ, содержащее первый регистр сдвига, второй регистр сдвига, сумматор, первый элемент

ИЛИ, второй элемент ИЛИ, элемент И, элемент задержки, триггер, причем выход первого регистра сдвига соединен с первым входом сумматора, выход которого соединен с информационным входом первого регистра сдвига, выход второго регистра сдвига соединен с первым входом первого -элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с прямым выходом триггера, вход сброса которого соединен с выходом второго регистра сдвига, инверсный выход триггера соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, а выход соединен с информационным входом второго регистра сдвига, выход которого соединен с первым. входом второго элемента ИЛИ, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей, в него введены третий регистр сдвига, второй сумматор, задатчик данных, второй триггер, второй элемент И, третий элемент И, генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с первым входом задатчика данных, второй вход

„„SU„„1026140 А которого соединен с выходом первого элемента И, первый выход задатчика данных соединен с первым входом второго элемента И, второй вход. которого соединен с прямым выходом второго триггера и первым входом третьего элемента И, второй вход которого соединен с выходом второго сумматора, первый вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с информационным входом первого триггера и выхо. дом второго элемента И, второй выход задатчика данных соединен с информационным входом второго триггера, вход сброса котороГо соединен с третьим выходом задатчика данных,;четвертый щ выход которого .соединен с входом запуска первого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго и третье-С,го регистров сдвига, входом синхрони- зации элемента задержки и выходом ге- Я нератора тактовых импульсов, пятый и шестой выходы задатчика данных соединены соответственно с входами запуска второго и третьего регистров сдвига, "выход третьего регистра сдвига соединен с вторым входом второго сумматора, и со своим информационным входом, седь- мой выход задатчика данных соединен с входами .ввода данных первого, второго и третьего регистров сдвига, вы ход третьего элемента И соединен с вторым входом первого сумматора.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что задатчик данных содержит DF-триггер, распределитель импульсов, элемент задержки, элемент

ИЛИ, блок сравнения, генератор одиночных импульсов, элемент НЕ, первый и второй элементы И, первый, второй, третий и четвертый коммутаторы, причем вход распределителя импульсов соединен с первым входом элемента задержки, с управлявшим входом блока

102б140 сравнения и является первым входом задатчика данных, второй вход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого соеди.нен с выходом элемента задержки, второй вход которого соединен с выходом элемента ИЛИ и первым входом первого элемента И, второй вход которого соединен с входом третьего коммутатора и прямым выходом DF-триггера, D-вход которого подключен к первому. выходу первого коммутатора, второй выход которого является вторым выходом задатчика данных, выход первого разряда распределителя импульсов соединен с первым выходом задатчика данных и входом сброса блока сравнений, выход которого соединен с первым входом второго элемента И, второй вход

20 которого соединен с информационным,. входом первого триггера и выходом

2 второго элемента И, второй выход задатвходом второго триггера,-вход сброса которого соединен с третьим выходом задатчика данных, четвертый выход ко30 торого соединен с входом запуска первого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго и третьего регистров сдвига, входом синхронизации

35 элемента задержки и выходом генератора тактовых импульсов, пятый и шестой выходы задатчика данных соединены со- „ .ответственно с входами запуска второго

Изобретение относится к автомати-, ке и вычислительной технике и предназначено для вычисления полинома второй степени.

Известен квадратор, содержащий два счетчика, блок умножения, сумматор, два элемента задержки и элемент

ИЛИ (1) .

Недостаток такого квадратора заклю чается в ограниченных функциональных возможностях, которые не позволяют формировать полином второй степени.

Наиболее близким техническим решением к предлагаемому является квадратор, содержащий первый регистр сдви

ra, второй регистр сдвига, сумматор, первый элемент ИЛИ, второй элемент

ИЛИ, элемент И, элемент задержки, триггер, причем выход первого регистра сдвига соединен с первым входом сумматора, выход которого соеди-. нен с информационным входом первого регистра сдвига, выход второго регистра сдвига соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с прямым выходом триггера, вход сброса которого соединен .с выходом второго регистра сдвига, инверсный выход триггера соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента

ИЛИ, а выход соединен с информационным входом второго регистра сдвига, выход которого соединен с первым входом второго элемента ИЛИ $ 2), Недостаток устройства заключается в ограниченных,функциойальных возможкоторого соединен с выходом и-го разряда распределителя импульсов, с информационным входом генератора одиночных импульсов и с F-входом DF-триггера, вход первого коммутатора соединен с выходом генератора одиночных импульсов, управляющий вход которого соединен с выходом второго коммутатора, вход которого соединен с выходом элемента НЕ, вход которого за-. землен,.выходы распределителя импуль сов соединены с входами четвертого коммутатора, выходы которого соедине. ны с входами элемента ИЛИ, выходы с третьего по седьмой задатчика данных соединены соответственно с выходом второго элемента И, первым,вторым, третьим выходами третьего коммутатора и выходом первого элемента И.

2 ностях, которые не позволяют формировать полином второй степени.

Цель изобретения — расширение функ циональных возможностей.

Поставленная цель достигается тем, что в устройство введены третий регистр сдвига, второй сумматор, задатчик данных, второй триггер, второй элемент И, третий элемент И, генера-; тор тактовых импульсов, причем выход генератора тактовых импульсов, соединен с первым входом задатчика данных, второй вход которого соединен с выходом первого эле мента И, первый выход задатчика данных соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходом второго триггера и гервым входом третьего элемента И, второй вход которого соединен с выходом второго сумматора, первый вход которого соединен с выходом второго элемента ИЛИ, вторбй вход чика данных соединен с информационным

1026140 и третьего регистров сдвига, выход третьего регистра сдвига соединен с вторым входом второго сумматора и со своим информационным входом, седьмой выход задатчика данных соединен с входами ввода данных первого, второго и третьего регистров сдвига, выход третьего элемента И соединен с вторым входом первого сумматора.

Задатчик данных содержит DF-триггер, распределитель импульсов, элемент задержки, элемент ИЛИ, блок сравнения, генератор одиночных импульсов, элемент ИЕ, первый и втброй элементы

И, первый, второй, третий и четвертый коммутаторы, причем вход распределителя импульсов соединен с первым входом элемента задержки, с управляю-, щим входом блока сравнения и является первым входом эадатчика данных, второй вход которого соединен с пер- 20 вым информационным входом блока сравнения, второй информационный вход ко-. торого соединен с выходом элемента задержки, второй вход которого соединен с выходом элемента ИЛИ и первым 25 входом первого элемента И, второй вход которого соединен с входом третьего коммутатора и первым выходом

DF-,òðèããåðà, D-вход которого подключен к первому выходу первого коммутатора, 30 второй выход которого является вторым выходом задатчика данных, выход первого разряда распределителя импульсов соединен с первым выходом задатчика даннйх и входом сброса бло- З5 ка сравнения, выход которого соединен с первым входом второго элемента

И, второй вход которого соединен с выходом и-го разряда распределителя импульсов, с информационным входом генератора одиночных импульсов и с

F-входом DF-триггера, вход первого коммутатора .соединен с выходом генератора одиночных импульсов, управляющий вход которого соединен с выходом второго коммутатора, вход кото- 45 рого соединен с выходом элемента НЕ, вход которого эаземлен, выходы распределителя импульсов соединены с входа -. ми четвертого коммутатора, выходы ко.торого соединены с входами элемента 50

ИЛИ, выходы с третьего по седьмой эадатчика данных соединены соответственно с выходом второго элемента

И, первым, вторымф третьим выходами третьего коммутатора и выходом пер 55 вого элемента И.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 — cTpyt< турная схема задатчика данных, Устройство содержит регистры 1-3 60 сдвига, генератор 4 тактовых сигналов, сумматоры 5 и 6, задатчик 7 данных, RS-триггер 8, Б- триггер 9, элемент 10 задержки, элементы 11 и

12 ИЛИ, элементы 13-15 И. 65

Задатчик 7 данных (фиг. 21 содержит распределитель 16 импульсов, гене ратор 17 одиночных импульсов, коммутаторы 18-21, блок 22 сравнения, DF-триггер 23> элементы 24 и 25 И, элемент 26 задержки, элемент 27 ИЛИ, элемент 28 НЕ, входы 29 и 30 и семь выходов 31-37.

В устройстве количество и регистров 1-3 сдвига выбирается из условия п 7i 2 m + 2, где m определяет максимально допустимое значение 2 аргумента и параметров В и С.

Устройство вычисляет полином второй степени у = х + В х + с и работает следующим образом.

В исходном состоянии в регистр 1 сдвига записывается двоичный код параметра С, регистр 2 сдвига находится в нулевом состоянии, а в регистр 3 сдвига записывается параметр

В. Триггеры 8 и 9 находятся в нулевом состоянии.

Запись информации в регистры 1-3 сдвига выполняется с помощью задатчи-. ка 7 данных следующим образом.

В режиме ввода исходных данных коммутатором 18 подключают выход генератора 17 одиночных импульсов к D-входу триггера 23. Коммутатором 21 выбирают один нз.регистров 1-3 сдвига.

Например, выбор регистра 1 сдвига обеспечивается подключением через коммутатор 21 и выход 34 прямого выхода триггера 23 к входу записи регистра 1 сдвига. Из сигналов генератора 4 т-ктовых сигналов распределитель 16 формирует íà и выходах и последовательностей импульсов длитель-. ностью T, периодом Т = и ь, и сдвинутых друг относительно друга на время =1® где Ю вЂ” частота тактовых сигналов. С помощью коммутатора 20 набирают требуемый двоичный код, например, параметра С. Коммутатор 20 подключает в единичных разрядах соответствующий выход распределителя

16 к входу элемента 27 ИЛИ, на выходе которого формируется последовательный двоичный код. Затем комму.таторы 19 подают с выхода элемента

28 НЕ сигнал логической единицы, не запускающий вход генератора 17, который пропускает на выход один им" пульс п-го выхода распределителя,16.

Выходной импульс генератора 17 через .коммутатор 18 устанавливает триггер

23 в единичное состояние, в котором он находится и тактов и сбрасывается в нулевое состояние после окончания следующего импульса íà и-м выходе распределителя 16. Единичный сигнал прямого выхода триггера 23 открывает элемент 24 И, через который последовательный и-разрядный двоичный код параметра С поступает по выходу

37 на вход ввода данным регистра 1 сдвига, на входе записи которого в

1026140

30 это время действует также единичный сигнал прямого выхода триггера 23.

В результате под действием выходных сигналов генератора 4 тактовых сигналов в и-разрядный регистр 1 сдвига .записывается двоичный код параметра

С. Аналогичным образом в и-разрядные регистры .2 и 3 записываются нулевой код и в двоичный код параметра В соответственно.

После ввода исходных данных в регистры 1-3 сдвига с помощью коммутатора 18 подключают выход генератора

17 одиночных импульсов к шине 32, ко торая соединена с S-входом триггера

8. С помощью. коммутатора 20 набирают 15 двоичный код требуемого значения аргумента х, последовательный двоичный код которого начнет действовать на выходе элемента 27 ИЛИ. После этого с помощью коммутатора 19 запускают ге.20 нератор 17 одиночных импульсов, на вы" .ходе которого формируется одиночный импульс, устанавливающий триггер 8 в единичное состояние. Едииичный сигнал прямого выхода триггера 8 откры- 25 вает элементы 14 и 15 И, подключая

S-вход триггера 9 в первому выходу распределителя 16 и выход сумматора

6 к второму входу сумматора 5 соответственно.

Первый импульс первого выхода распределителя 16 устанавливает триггер 8 в единичное состояние и поддерживает его в этом состоянии в течение всего первого такта. Сигнал инверсного выхода триггера 9 закрывает элемент 13 И на время первого такта и s первом (младшем) разряде регистра 1 сдвига записывается .нулевой код с выхода элемента 13 И. Одновременно в течении первого такта единич40 ный сигнал с выхода элемента 14 И про.- ходит через элемент 12 ИЛИ на первый вход сумматора 6, на второй вход которого под действием тактовых импульсов генератора 4 сдвигается с выхода ре- 45 гистра 3 последовательный двоичный код параметра В. На выходе сумматора б формируется последовательный двоичный код суммы 1 + В, который через элемент 15 И поступает, начиная с 50 младшего разряда, на второй вход сумматора 5, на первый вход которого с выхода регистра 1 сдвигается, начиная с младшего разряда, последователь ный двоичный код параметра С. На вы-, 55 ходе сумматора 5 формируется после-довательный двоичный код суммы 1 +

В + С, котоРый записывается в регистр 1 сдвига под действием тактовых сигналов генератора 4.

В втором такте триггер 9 возвращается в нулевое состояние под действием нулевого сигнала выхода регистра .2 сдвига, поступающего на инверсный Й-вход. ЕдиниЧный сигнал на инверсном BKxbge,триггера 9 от-! крывает элемент 13 И, который подключает информационный вход регистра 2 сдвига к выходу элемента 11

ИЛИ, на первом входе которого действует сигнал логической единицы выхода элемента 10 задержки на такт. В второй разряд регистра 2 сдвига записывается единичный код удвоенного текущего значения аргумента.

Спустя п тактов после поступления первого импульса на S-вход триггера

9 с перво о выхода распраделителя 16 через элемент 14 И поступает второй импульс, который устанавливает вновь триггер 9 в единичное состояние, а также через элемент 12 ИЛИ.поступает на первый вход сумматора 6 во время поступления на его второй вход младшего разряда параметра В с выхода регистра 3. В последующие такты на выходе элемента 12 ИЛИ будет действовать последовательный двоичный код удвоенного значения аргумента

2х;, сдвигаемый с выхода регистра

2 йод действием тактовых сигналов генератора 4.

Таким образом, на выходе элемента

12 ИЛИ формируется последовательный двоичный код величины 2х „ + 1, который суммируется сумматором 6 с двоичным кодом параметра В и затем суммируется сумматором 5 с предыдущим значением полинома 3<< . В регистре 1 сдвига накапливается текущее значение полинома., равное у. = 2х„+ 1 + В + у„. „(1) или я

У; =х1 +Вх1+С (2) где У = С х = О, = 1,2,3.... о ° о

Триггер 9 в втором цикле вычислений (=2) возвращается в нулевое со,стояние нулевым сигналом третьего разряда регистра 2 сдвига, что приводит к записи единичного кода в третий разряд регистра 2 сдвига благодаря действию в течение такта на выходе элемента 10 задержки единичного сигнала, который через элементы 11

ИЛИ и 13 И поступает на информационный вход регистра 2 сдвига.

В дальнейшем устройство функционирует аналогичным образом, реализуя соотношение (1) до тех пор, пока текущее значение аргумента х„ не достиг нет заданного значения. В этом случае в задатчике 7 данных срабатывает блок

22 сравнения. Элемент 27 ИЛИ и коммутатор 20, на котором установлен двоичный код заданного значения аргумента, формирует из выходных сигналов распределителя 16 последовательный двоичный код заданного значения аргумента, который, задерживаясь на такт элементом 26, поступает на первый вход блока 22 сравнения, на второй вход которого по входу 30 с выхода элемента

13 И поступает последовательный двоичный код удвоенного текущего" значения

1026140 аргумента, В случае равенства текущего и заданного значений аргумента на выходе блока 22 формируется сигнал логической единицы, который открывает элемент 25, И. Импульсный сигнал последнего выхода распределителя 16 проходит через элемент 25 И на выход 33, по которой поступает íà R-вход тригге-. ра 8, сбрасывая его в нулевое состояие. Триггер 8 в нулевом состоянии закрывает элементы 14, и 15 И. В результате в регистре 1 сдвига, информационный вход которого соединен через сумматор 5 с его выходом, фиксируется двоичный код полинома У x +

Вх + С, соответствующий заданному значению аргумента, установленному на ком мутаторе 20 эадатчика 7 данных.

Таким образом, предлагаемое устройство по сравнению с прототипой позволяет вычислять помимо квадратичной функции У х также и полином втьрой степени у x + Вх + С.

1026140

Составитель Л. Медведева

Техред М, Тепер Корректор Г. Решетник

Редактор Е. Лушникова.Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4559/40 Тираж 706 Подписное

BHHHIIH Государственного, комитета СССР по делам изобретений и открытый

113035, Москва, Ж-35, Раушская наб., д. 4/5