Микропрограммное устройство управления

 

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержа1- ее блок памяти микрокоманд, блок формирования адреса, регистр микрокоманд, регистр адреса, буферный регистр, триггер , блок элементов И, примем выходы блока памяти микрокоманд соединены с входами регистра микрокоманд, первая группа выходов которого соединена с первой группой входов блока формировани я адреса, входы сигналов логических условий устройства соединены с второй группой входов блока формирования адреса, отличающееся тем, что, с Целью повышения достоверности , в него введены первый и второй элементы И, первый и второй, элемейты задержки, однрвибратор, первый , второй и третий коммутаторы, блок ассоциативной памяти и формирователь микрокоманд подмены, причем первый выхо4 формирователя микрокоманд подмены соединен с первым входом первого элемента И и инверсным входом второго элемента И, выход которого срединен с управляющим входом блока элементов И, выходы которого являются выходами микроопераций устройства, . вход тактовых импульсов устройства соединен с управляющим входом первого коммутатора, с первым управляюи им входом второго коммутатора.через первый элемент задержки с тактовым входом блока памяти микрокоманд и через второй элемент задержки - с вторым входом первого и входом второго элементов И, выход первого элемента И соединен с управляюв1им входом блока ассоциативной памяти, с единичным входом триггера и через одновибратср с вторым управляющим входом второго коммутатора, выходы которого соединены с входами буферного регистра, выходы буферного регистра соединены с первыми ик« юрмационными входами третьего коммутатора, выходы которого соединены с адресными входами блока памяти микрокоманд, выход триггера соединен с управляющим входом О третьего коммутатора, выходы блока со о формирования адреса - с первыми информационными входами второго коммуЭО татора, выходы первого коммутатора О с входами регистра адреса, выходы которого сЬединены с вторыми информационными входами третьего коммутатора , первый выход регистра микрокоманд соединен с нулевым входом триггера, вторая группа выходов регистра микрокоманд соединена с первой группой входов формирователя микрокоманд подмены , с входами элементов И блока и с входами признаков блока ассоциативной памяти, выходы которого

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

«Е «11

OllHCAHNE ИЗОБРКТЕНИЯ

Й ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕИИЙ И ОТКРЫТИЙ (21) 3431016/18-24. (22) 27.04.82 (46) 23.07.83. Бюл. и 27 (72) В.С.. Харченко, А.П. Плахтеев, Н.П. Благодарный, Г.H. Тимонькин и С.Н. Ткаченко (Щ 681.3(088.8) (56) 1. Авторское свидетельство CCCF

N 705"52, кл. 6 06 F 15/00, 1978.

2, Asторакое свидетельство СССР по заявке 11 2769466/18"24, кл. с 06 F, 1978.

3. Авторское свидетельство CCCP

И 741257, кл. 0 06 F 11/00, 1978.

4. Авторское свидетельство СССР по заявке 4" 2640038/18-24;

1 06 F 11/00. 1978 (прототип). (54) (57) 1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕКИЯ, содержащее блок памяти микрокоманд, блок Формирования адреса, регистр микрокоманд, регистр адреса, буФерный регистр, триггер, блок элементов И, причем выходы блока памяти микрокоманд соединены

"с входами регистра микрокоманд, первая группа выходов которого соединена с первой группой входов блока формирования адреса, входы сигналов логических условий устройства соединены с второй группой входов блока формирования адреса, о т л и ч а ю щ ее с я тем, что, с целью повышения до . стоверности, в него введены первый и второй элементы И, первый и второйэлемейты задержки, одновибратор, первый, второй и третий коммутаторы, блок ассоциативной памяти и Формирователь микрокоманд подмены, причем первый выход Формирователя микрокоман подмены соединен с первым входом пер3с в 6 06 F 9/22; С 06 Г 11/00 вого элемента И и инверсным входом второго элемента И, выход которого со единен с управляющим входом блока элементов И, выходы которого являются выходами микроопераций устройства„ вход тактовых импульсов устройства соединен с управляющим входом первого коммутатора, с первым управляющим входом второго коммутатора, через. первый элемент задержки с тактовым входом блока памяти микрокоманд и через второй элемент задержки " с вторым входом nepsoro и входом второго weментов И, выход первого элемента И соединен с управляющим входом блока ассоциативной памяти, с единичным вхо" дом триггера и через одновибратор - Ф с вторым управляющим входом второго коммутатора, выходы которого соединены .с входами буФерного регистра, выходы буФерного регистра соединены с первыми инФормационными входами тре- Я тьего коммутатора, выходы которого соединены.с адресными входами блока памяти микрокоманд, выход триггера соединен с управляющим входом третьего коммутатора, выходы блока

Формирования адреса - с первыми ин"

Формационными входами второго комму" татора, выходы первого коммутатора - с входами регистра адреса,,выходы

; которого соединены с вTopblMH информационными входами третьего коммутато" ра, первый выход регистра микрокоманд соединен с нулевым входом триггера, вторая группа выходов регистра микро" команд соединена с первой группой входов формирователя микрокоманд подмены, с вторыми входами элементов И блока и с входами признаков блока ассоциативной памяти, выходы которого

1 030801 регистр, дешифратор, первый Ч второй элементы ИЛИ, причем первая rpynna входов Формирователя соединена с первой группой входов дешифратора и через регистр - с второй группой входов дешифратора, первая и вторая группа соединены с вторыми информационными входами второго коммутатора, вторая группа входов формирователя микрокоманд подмены соединена с группой входов логических условий устройства, второй выход формирователя микрокоманд подмены является выходом от- выходов которого соединены соответст" каза устройства, входы кода операции вено с входами nepsoro и второго элементов ИЛИ, выходы которых являются соединены с вторыми информационными соответственно первой и второй группой выходов Формирователя, вторая группа входов формирователя соединена с третьей группой входов дешифратора. входами первого коммутатора.

2. устройство по и. 1, о т л им а ю щ е е с я тем, что формирова" тель микрокоманд подмены содержит.

Осуществление укаэанной процедуры требует дополнительных временных эа" трат и снижает коэффициент технической готовности системы в целом.

Если же по условиям эксплуатации замена отказавшего субблока невозможна, то это приводит к потере работоИзобретение относится к цифровой. вычислительной технике и может быть использовано при построении управляющих и вычислительных систем с микропрограммным управлением и повышенной отказоустойчивостью.

Известен микропрограммный процес- сор, содержащий блок памяти микроко" манд, регистры адреса микрокоманд и логических условий, триггер, элементы И и ИЛИ « 1 J.

Недостатком этого процессора явля" ется низкая надежность, вызванная от" сутствием средств -восстановления и реконфигурации структуры при возник- 15 новении отказов.

Известен также микропрограммный процессор с восстановлением при сбоях, содержащий регистр адреса,, регистр микрокоманд, буферные регистры, элементы И, ИЛИ и блок памяти микрокоманд 5 2 .

Недостатком указанною устройства является большая сложность при эксплуатации, которая обусловлена отсут- ствием аппаратных средств реконфигурации структуры процессора после локализации отказов.

Известно микропрограммное устройство с исправлением ошибок, содержа" щее регистр адреса, блок памяти микрокоманд, регистр микрокоманд, блок ассоциативной памяти и логические эле" eHt H ° NN 1

Недостатком этого устройства является низкая надежность, вызванная тем, что восстановление работы обеспечивается лишь при возникновении сбоев кратковременных отказов). При этом. восстановление осуществляется путем повтора участка микропрограммы до устранения сбоя.

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению является микропрограммное устройство управления, содержащее блок памяти.микрокоманд, блок Формирования адреса, регистр микрокоманд, регистр адреса, буферный регистр, триггер, блок эле" ментов И, причем выходы блока памяти микрокоманд соедйнены с входами регистра микрокоманд, первая группа выходов которого соединена с первой группой входов блока формирования адреса, входы логических условий устройства соединены с второй группой входов блока формирования адреса (4).

Недостатком .известного устройства является низкая надежность, так как при возникновении в процессоре отказа его работа нарушается и после вы" полнения диагностических микропрограмм и определения отказавшего суб блока процессора требуется останов процессора для его замены.

0S03

15

45

3 403 способности процессора. Если процессор является частью резервированной системы, указанная ситуация возникает после отказа нескольких процессоров, несмотря на то, что набор микропрограмм и регулярное построение операционного блока процессора позволяют фунйционировать в условиях Физических отказов. Однако эта возможность не реализуется вследствие отсутствия средств, позволяющих гибко изменять конфигурацию процессора в зависимости от характера отказов.

Цель изобретения - повышение надежности функционирования микропрограммного устройства управления. (Ь

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти .микрокоманд, блок формирования адреса, регистр микрокоманд, регистр адреса, буферный регистр, триггер, блок элементов И, причем выходы блока памяти микрокоманд соединены с входами регистра микрокоманд, первая группа выходов которого соединена с. первой группой входов блока Формирования адреса, входы. сигналов логических условий устройства соединены с второй группой входов блока Формирования адреса,.введены первый и второй элементы И, первый и второй элементы за держки,. одновйбратор, первый, второй .и третий коммутаторы,.блок ассоциативной памяти и фориирователь микрокоманд подмены, причем первый выход формирователя микрокоманд подмены соединен -с первым входом первого элемента И и инверсным входом второго элемента И, выход которого соединен с управляющим входом блока элементов И выходы которого являются выходами ,микроопераций устройства, вход тактовых импульсов устройства соединен .с управляющим входом первого коммутатора, с первым управляющим входом второго коммутатора, через первый элемент задержки с тактовым входом . блока памяти микрокомвнд и через второй элемент задержки с вторым входом первого и входом второго элементов И, выход первого элемента И соединен с управляющим входом блока ассоциатив" ной памяти, с единичным входом триггера и через одновибратор с вторым управляющим входом второго коммутатора, выходы которого соединены с ! входами буферного регистра, выходы буферного регистра соединены с первыми информационными входами третьего коммутатора, выходы которогосоединены с адресными входами блока памяти микрокоманд, выход триггера соединен с управляющим входом тре-. тьего коммутатора, выходы блока формирования адреса соединены с первыми, информационными входами второго коммутатора, выходы первого .коммутатора . соединены с входами регистра адреса, выходы которого соединены со вторыми информационными входами- третьего коммутатора, первый выход регистра микрокоманд соединен с нулевым входом . триггера, вторая группа выходов регистра микрокоманд соединена с первой группой входов формирователя мик-. рокоманд подмены, с вторыми входами элементов И блока и с входами призна 0 ков блока ассоциативной памяти, выходы которого соединены с вторыми информационными входами второго КоН мутатора, вторая группа входов фор" мирователя микрокоманд подмены соеди" иена с группой входов логйческих ус" ловий устройства, второй выход формирователя микрокоманд подмены является выходом отказа устройства, sxoды кода операции соединены с вторымиинформационными входами первого коммутатора.

Кроме того, формирователь микрокоманд подмены содержит регистр, дешифратор, первый и второй элементы ИПИ, причем первая группа входов формирователя соединена с первой группой входов дешифратора и через ре" гистр с второй группой входов дешифратора, первая и вторая группы выходов которого соединены соответственно с входами первого и второго элементов ИПИ, выходы которых являются соответственно первой и второй группой выходов формирователя, вторая группа входов формирователя соединена с третьей .группой входов дешифратора.

Изобретение повышает надежность микропрограммного устройства управления процессора и системы на его осно50 ве путем органиэации гибкого восстановления Функционирования процессов в условиях наличия отказавших weментов в операционном блоке, Дисциплина восстановления состоит в введении для каждой микрокоманды (или части микрокоманд ) и соответствующих субблоков операционной части процессора эквивалентных последова1 0308 тельностей .микрокоманд, которые позво-. ляют выполнить "отказавшую" микрокоманду (обойти - отказавший субблок, в хранении в блоке ассоциативной памяти начальных адресов эквивалентных 5 последовательностей микрокоманд, что позволяет уменьшить объем средств восстановления и гибко его инициировать, а также в инициировании проце" дуры восстановления в зависимости от исходных данных, поступающих в операционный блок процессора, дает воэ". можность продолжать работу в,условиях наличия отказавших субблоков, не про-, изводя реконфигурации структуры процессора и не снижая его производи" тельности.

Введение блока ассоциативной памяти и обусловленных ими .связей позволяет хранить информацию о начальных ад- щ ресах эквивалентных заменяющих последовательностей и считывать их при по» ступлении соответствующих ассоциатив" ных признаков " кодов микрокоманд и управляющего сигнала. 25

Введение формирователя микрокоманд подмены и обусловленных им связей позволяет осуществлять выработку управляющего сигнала, инициирующего в за" висимости от кода отказавшего суббло- Зо ка, и значений логических условий, в том числе и логических условий, учи. тывающих характер-входных данных, выполнение вместо текущей микрокоманды эквивалентной последовательности микрокоманд, а также не вырабатывать управляющий сигнал, если входные данные не критичны к отказавшему суб" блоку, и вырабатывать сигнал отказа процессора при невозможности маски" рования отказавшего субблока.

Введение второго элемента И и обусловленных им связей позволяет формировать. управляющий сигнал для выдачи сигналов микроопераций с второй группы выходов регистра микрокоманд через первый блок элементов И на выходы микроопераций устройства, Введение nepeoro элемента И и обусловленных< им связей позволяет формировать управляющий сигнал для блока ассоциативной памяти, единичного входа триггера и одновибратора.

Введение первого элемента задержки и Обусловленных им связей позволяет и задерживать тактовый импульс íà управ» ляющем входе блока памяти микрокоманд, на время записи адреса очередной

0l Ф микрокоманды в регистр адреса либо в буферный регистр.

Введение первого коммутатора и обусловленных им связей позволяет передавать в регистр адреса адрес очередной микрокоманды либо с входом кода операции устройства, либо с выходом блока формирования адреса.

Введение второго коммутатора и обусловленных им связей позволяет передавать в буферный регистр -код ад реса либо с блока формирования адреса, либо с блока ассоциативной памяти.

Введение третьего коммутатора и обусловленных им связей позволяет передавать адрес очередной микрокоманды на вход блока памяти адресных микрокоманд либо с регистра адреса, либо с буферного регистра.

Введение второго элемента задержки и обусловленных им связей позволя" ет задерживать тактовый импульс на время считывания микрокоманды из блока памяти микрокоманд и проверки сигналов микроопераций в формирователе микрокоманд подмены.

Введение одновибратора и обусловленных им связей позволяет формировать сигнал запрета на управляющие входы второго коммутатора на время выполнения первой микрокоманды иэ эквивалентной заменяющей последователь" ности микрокоманд.

На фиг. 1 представлена функциональ. ная схема устройства, на фиг. 2функциональная схема формирователя микрокоманд подмены, на фиг. 3 - функциональная схема блока формирования адреса.

Микропрограммное устройство ynpasления содержит (фиг. l ) вторую группу входов формирователя 1, формирова. тель 2, выход сигнала отказа устройства 3, второй 4 и первый 5 элементы И, выход тактовых импульсов 6, первый 7 и второй 8 элементы задержки, блок элементов И 9, выходы микроопераций 10, группу входов кода one" рации 11, первый коммутатор 12, регистр адреса 13, третий коммутатор 14, блок памяти микрокоманд 15, регистр 16 микрокоманд, блок 17 ассоциативной памяти, группу входов 18 сигналов логических условий, блок 19 формирования адреса 19, второй коммутатор 20, буферный регистр 21, триггер 22 и одновибратор 23.

1 030801

Формирователь микрокоманд подмены 2 (фиг. 2) содержит группу информационных входов 24 регистра, регистр 25, девифратор 26, первый элемент ИЛИ 27, первый выход 28, первую 29 и вторую 30 группы входов, второй элемент ИЛИ 31 и второй выход 32.

Блок Формирования адреса 19 (Фиг.3) содержит первую группу входов 33, группу выходов 34, блок элемен. тов И 35, блок сумматоров по модулю два 36, вторую группу входов 37.

Назначение основных Функциональных элементов устройства.!

И

Элемент задержки 8 предназначен для задержки тактовых импульсов на время считывания и проверки микрокоианд и выдачи их на управляющие входы элементов И 4 и 5. Вход 6 предназначен для подачи на устройство тактовых импульсов от внешнего генератора тактовых импульсов. Блок элементов И 9 служит для выдачи на выходы 10 сигналов-микроопераций с ре"

25 гистра 16 при наличии сигнала на управляющем входе. Элемент задержки 7 осуществляет задержку тактовых импульсов с входа 6 устройства на вре. мя прохождения информации через коммутаторы 14, 17 (20) и .регистр 13 (21) . Входы 11 передают код операции (начальный адрес микропрограммы one" рации1 на регистр адреса 13 через коммутатор 12. Регистр 13 адреса слу- З5 жит для хранения очередной микрокоианды. Коммутатор 14 - для выдачи на адресные входы блока 12 памяти адре" са либо с регистра 13,-либо с регист- . ра 21 в зависимости от триггера 22. 40

Блок 15 памяти микрокоманд предназначен для-хранения микрокоманд. !

Формат микрокоманд, хранящихся в блоке 15, состоит из трех полей: пер45 вое " поле кода микроопераций; вто.рое - поле метки окончания выполнения эквивалентной последовательности микрокоманд (метка имеет единичное значение только в последних микрокомандах эквивалентных последовательнос50 тей); третье - поле кода базового адреса очередной микрокоианды и кода проверяемого логического условия после считывания из блока памяти 15 микрокоманда записывается в регистр 16. 55

При этом в первом поле регистра l6 записывается код микроопераций во втором поле метки.

Входы предназначены для подачи на устройство сигналов логических условий операционного блока процессора.

БлЬк формирования адреса 19 слу» жит для формирования адреса очередной микрокомдндые

При выполнении линейной последо" вательности код логических условий равен нулю. При этом сигналы на выхо-де блока элементов И 35 отсутствуют.

Адрес немодифицируемой части ад" реса группы входов 37 непосредственно поступает на выходы немодифициро. ванной части адреса группы выходов 34, а код модифицируемой части адреса с группы входов 37 поступает через блок сумматоров по модулю два

36 на выходы модифицированной части адреса группы выходов 34.

При ветвлении код логических условий не равен нулю и поэтому на выходе блока элементов 35 И существуют сигналы, которые модифицируют адресные разряды, поступающие на входы сумматоров по модулю два 32.

Назначения элементов формирователя микрокоманд подмены 2 следующие.

Регистр 25 предназначен для хранения кодов номеров отказавших субблоков операционного блока процессора и, в соответствии. с этими ходами, для настройки деаифратора 20.

На группу входов 30 блока 2 поступают коды логических условий с группы входов 18 устройства. Коды логических условий, поступающие на группу входов 18 устройства, разбиты на две части: первая определяет порядок ветвления в микропрограмме и осуществляет в зависимости от кода проверяемых логических условий, поступающих на вход блока 19, модификацию адреса очередной микрокоманды, вторая часть сигналов логических условий позволяет определить необходимость выполнения вместо текущей микрокоманды эквивалентной последовательности в зависимости от входных данных операционного блока процессора.

llo сигналам с регистра 25 и групп входов 29 и 30 дешифратор 26 формирует три множества сигналов 9 и Я, ф соответственно. 2 Ф

Если выходной сигнал дешифратора 26 попадает во множества Q, то на выходе элемента ИЛИ 27 появляется сигнал, который поступает на выход 28 формирователя 2. При этом возможна достоверная обработка данных

9 10308 операционным блоком процессора путем маскирования его неисправных субблоков, что осуществляется путем формирования вместо текущей микрокоманды эквивалентной заменяющей последовательности микрокоманд.

Если выходной сигнал дешифрато" ра 26 попадает во множество Я, то на выходе элемента ИЛИ 31 и появля ется-сигнал, соответствующий отказу процессора, т.е. при данных значениях операндов (вход 30 формирователя 2) и существующей неисправности операционного блока процессора (содержимое регистра 25) маскирование последней путем выполнения эквивалентной последова гельности микрокоманд вместо текущей микрокоманды невозможно.

Если выходной сигнал дещифрато- ра 26 попадает во множество Q г субблоки операционного блока процессора исправны либо входные данные некритичны к отказам субблоков), на выходах формирования 2 сигналы отсутствуют и процессор продолжает досто" верную обработку входных данных.

П р и и е р. Необходимо построить дещифратор 2ч при следующих исходных данных: число субблоков операционно" го блока процессора - 3; число микро" команд - 16 разрядность сигналов логических условий, соответствующих вырабатываемым данным - 2; результа гы моделирования неиспоавностей процессора заданы таблицей, на пересечении c,òðîê .и столбцов записаны но» мера множества, в которые должны по" падать выходные сигналы дешифрато" ра 26.

Если для влекущих кодов отказавае" го субблока, микроопераций и операндов на пересечении строк и столбцов стоит цифра 1, то выходной сигнал деoui!:, регера 26 попадает во множеством . При этом на выходе 28 формирователя 2 появляется сигнал.

Если на пересечении строк и столбцов стоит цифра 2 выходной сигнал де. шифратора 26 попадает во множест" во Я . При этом сигнал появляется на выходе 32 формирователя 2.

5О

Если все субблоки операционного блока процессора исправны, выходные сигналы дещифратора 26 попадают во множество Q> (не показано) и на выходах 28 и 32 формирователя 2 сигна- 55 лы отсутствуют.

В коде номера отказавшего субблока первые (t.:",арине) три разряда ука"

10 зывают номер отказаащего субблока в позиционном коде, последний разрядтип неисправности (константа 0 или константа 1) .

Такой дещифра ор может бить построен по следующей методике; Например,. если неисправен первый субблок и тип неисправности - константа 0, то этой неисправности соответствует код 0010. Зтот код поступает в регис-тр 2 р

Если на группу входов 29 Формирователя 2 поступает код микроопераций 0001, а на группу входов 30-код операндов 01, выходной сигнал деюифратора 26 попадает во множество Q . При это и на выходе 28 формирователя 2 формируется сигнал„ отказ процессора не наступает и микрокоманда 0001 реализуется путем выпол" нения вместо нее эквивалентной занимающей последовательности микрокоманд.

Если на группу входов 30 поступает код 01, .:игнал на выходе девифратора 26 попадает во множество Щ.,При этом на выходе 32 формирователя появляется сигнал отказа, Микропрограммное устройство управления (фиг. 1) функционирует s двух режимах: при исправном операционном блоке процессора и при неисправных субблоках операционного блока процессора, l

Работа устройства в первом режиме.

Триггер 22 находится в нулевом состоянии. При поступлении на вход 6 устройства тактового импульса код операции с входом 11 устройства через коммутаtîð 12 записывается e регистр 13.

Код с выходом регистра 13 через коммутатор 1ч поступает на адресные входы блока памяти 15. С приходом импульса с выхода элемента задержки 7 с блока памяти 15 считывается первая микрокоманда и записывается в регистр 16. При этом информация из регистра 16 поступает в формирова" гель 2 и блок l9, Сигнал с выхода элемента задержки 8 проходит через элемент И 4 (в этом режиме функционирования сигнал на первом выходе формирователя 2 отсутствует) и разре" щает выдачу сигналов микроопераций с регистра 16 через блок элементов И 9 на выходы устройства 10. С приходом очередного тактового импульса на вход 6 устройства адрес о:-1ередной

30801

l2 е е е

Коды микроопераций

Коды операндов

Коды субблоков

0010 0011 ° 0100 0101 1000 1001

0001

1 2

2 2.0001

1l l0 микрокоманды с блока 19 формирования адреса через коммутатор 12 записывается в регистр 13. Далее устройство управления функционирует по описанному алгоритму.

Если происходит отказ одного иэ субблоков операционного блока процессора,он идентифицируется. средствами контроля процессора и на входы 11 поступает код адреса первой микро" команды микропрограммы диагностики процессора.

В режиме диагностики устройство функционирует аналогично функционированию в первом режиме. В процессе выполнения микропрограммы диагностики определяется номер отказавшего субблока операционного блока процессора и тип неисправности.

При считывании микрокоманды "Конец микропрограммы диагностики" из блока 15 памяти регистр 25 формирователя ? (фиг. 2) открывается по входу синхронизации. При этом код номера отказавшего субблока и типа .неисправности записывается в регистр 25.

Далее устройство продолжает вы noAHHTb рабочую программу по описанному алгоритму. rlo сигналам, посту:,паацим на первую 29 и вторую 30 группы входов формирователя 2, и по содержимому регистра 25 дешифратор 26 формирует соответствующие выходные сигналы. Если выходнне сигналы дешифратора 26 принадлежат к множеству В, то устройство функционирует в первом режиме работы. Если при.надлежит к множеству (2,то на выход 3 устройства из формирователя 2 выдается сигнал отказа процессора.

Если сигнал принадлежит к множеству О, то через первый эле.мент ИЛИ 27 он поступает на первый выход 28 формирователя 2 и переводит устройство во второй режим функционирования.

Работа устройства управления во

BTOpOH peiKHHe, Сигнал с выхода элемента задержки 8 проходит через элемент И 5 на одновибратор 23, вход триггера 22 и управляющий вход блока ассоциативной памяти 17, При этом по содержимому операционной части микрокоманды, считанной из блока памяти 15, из блока 17 na"" мяти считывается адрес первой микро"

10 команды эквивалентной заменяющей flo следовательности микрокоманд и записывается через коммутатор 20 в регистр 21.

Триггер 20 устанавливается в единичное состояние, а одновибратор 23 формирует импульс.

Так как сигнал на управляющем вхо" де блока элементов И 9 отсутствует, то код микроопераций считанной микро20 команды на выходы 10 устройства не поступает.

С приходом очередного тактового импульса на вход 6 устройства из блока 12 памяти по адресу, храняцемуся в регистре 21,считывается первая микрокоманда эквивалентной заменяющей по" следовательности микрокоманд.

Далее устройство функционирует ана. логично функционированию в первом режиме. При считывании последней микро" команды эквивалентной заменяющей последовательности микрокоманд текущей микрокоманды на выходе поля метки оегистра 16 появляется единичный сиг35 нал. Триггер 22 переходит в нулевое состояние, а устройство в целом - s первый режим работн.

По адресу, записанному в регистре 13, из блока 15 памяти по описанному алгоритму считывается очередная микрокоманда. Далее устройство функци. ,онирует аналогично описанному алгоритму.

Изобретение позволяет повысить надежность и расширить области применения микропрограммных процессоров.

1 030801

Продолжение таблицы

Коды операндов

Коды

« ...1..

Коды микроопераций

0010 0011 е«»»»»»м»

2 2

0001

0010

0100

0101

0110

0110

0110

0110

10Î 1

1 2

2 I 1

1 2

1011

1100

2 2

2 1

1110

1 2 2

1110

2 1 2 2

2 . 2 2

1111

2 1 2

М»»»»»»»»»»»

П р и и е ч а н и е. Знак "м" означает некритичность субблоков операционного блока процессора к значениям этих разрядов при вы" полнении микрокоманд, заданных в 4кодах микроопераций

1 1

1 2.2 2

» »»» » субблоков

»»» «»»»

0100; 0101 1000 i 001

° «»»»»» »«»,»»ав»е.. ° ае с. Ф»

1 2

1 2

2 2

2 1

2 2 03080 l

1030801 о;.г

Составитель И. Сигалов

Редактор Н. Джуган Техрец M. Гергель КоееекторВ), Макаренко ,.Заказ 5?1ч/ч9 тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам йзобретений и открытий

113035 Москва il-35 Рачшская наб. а. 4/5

А

Филиал ППП "Патент", г. Ужгород, ул, Проектная,