Устройство для измерения динамических параметров электронных блоков

 

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ЭЛЕКТРОННЫХ БЛОКОВ, содержащее последовательно соединенные первый элемент совпгщения и блок задержки, выход которого соединен с первым входом первого элемента совпадения, с входом индикатора и с входом формирювателя входного сигнала, выход которого соединен с зажимом для подключения входа испытуемого блока, источник опорного напряжения, первый и второй выходы которого соединены с первьчл и вторым входами дифференциального дискриминатора напряжения, третий вход которого соединен с зажимом для пoдкJнoчeния выхода испытуемого блока, отличающееся тем, что, -с целью расширения пределов измерения в область меньших значений , в него введены последовательно соединенные второй элемент совпадения , одновйбратор, интегратор и блок переменной задержки, причем первый вход второго элемента совпадения соединен с выходом дифференциального дискриминатора напряжения, выход блока переменной задержки соединен с вторым входом первого элемента совпадения и с вторым входом второ-ч го элемента совпадения, второй вход блока переменной задержки соединен с выходом блока згщержки

(19) (111

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5В 0 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСМОМУ СВИДЕТЕЛЬСТВУ (21) 3509234/18-21 (22) 02.11.82 (46) 07.03.84. Бюл. Р 9 (.72) Н.И.Шатило, Л.Н.Харченко, В.В.Кандыбин и М.П.Федоринчик .(71) Специальное конструкторско-технологическое бюро с опытным производством Минского радиотехнического института и Минский радиотехнический институт (53) 621.317.799(088.8) (56) 1. Шатило Н.И. Автоматизация измерений динамических параметров линейных интегральных схем. — Тезисы докладов Всесоюзного научно-технического совещания. "Линейные-интегральные схемы и их применение в приборостроении и промышленной электронике". Л., 1977, с ° 18-20.

2. Авторское свидетельство СССР

В 750402. кл. G 01 R 31/28, 1980.

{54)(57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ

ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ЭЛЕКТРОННЫХ

БЛОКОВ, содержащее последовательно соединенные первый элемент совпадения и блок задержки, выход которого соединен с первым входом первого элемента совпадения, с входом индикатора и с входом формирователя входного сигнала, выход которого соединен с зажимом для подключения входа испытуемого блока, источник опорного напряжения, первый и второй выходы которого соединены с первьм и вторым входами дифференциального дискриминатора напряжения, третий вход которого соединен с зажимом для подключения выхода испытуемого блока, о т л и ч а ю щ е е с я тем, что, .с целью расширения пределов измерения в область меньших значений, в него введены последовательно соединенные второй элемент совпадения, одновибратор, интегратор и блок I переменной задержки, причем первый вход второго элемента совпадения соединен с выходом дифференциального дискриминатора напряжения, выход блока переменной задержки соединен с вторым входом первого элемента совпадения и с вторым входом второ-.го элемента совпадения, второй вход блока переменной задержки соединен с выходом блока задержки.

107&364

Изобретение относится к измерительной технике и может быть использовано для измерения различных динамических параметров.

Известно устройство.для измерения динамических параметров электронных блоков интегральных схем, в том числе времени установления выходного напряжения, содержащее дифференциальный дискриминатор, два пороговых устройства, времяамплитудный преобразователь, элемент задержки и элемент совпадения, выход которого соединен с входом элемента задержки, выход дифференциального дискриминатора соединен с входом нремяамплитудного преобразователя (1) .

Недсстатком его янляется то, чтя оно обладает сравнительно высокой температурной и временной погрешностью измерений, связанной с неста. бильностью блоков устройства в первую очередь, элемента задержки и времяамплитудного преобразователя.

Наиболее близким по.технической сущности к предлагаемому является устройство для измерения динамических параметров электронных блоков, содержащее последовательно соединенные элемент совпадения, блок задержки и формирователь сигнала, вход которого соединен также с индикатором и первым входом элемента гсовпадения, а выход — с входом ис" пытуемого электронного блока, дифференциальный дискриминатор, первый вход которого подключен к выходу испытуемого электронного блока, второй и третий — к источнику опорных напряжений (2j .

Цель изобретения - расширение пределов измерения в область меньших значений.

Цель достигается тем, что в уст,ройство, содержащее последовательно, соединенные первый элемент совпадения и блок задержки, выход которого соединен с первым входом первого элемента совпадения, с входом индикатора и с нходом формирователя входного сигнала, выход которого соединен с зажимом для подключения входа испытуемого блока, источник опорного напряжения, перный и второй выходы которого соединены с первым и вторым входами дифференциального дискриминатора напряжения, третий вход которого соединен с зажимом для подключения выхода испытуемого блока, введены последонательно соединенные второй элемент совпадения, одновибратор, интегратор и блок переменной задержки, причем первый вход второго элемента совпадения соединен с выходом дифференциального дискриминатора напряжения, выход блока переменной задержки соединен с вторыл входом первого элемента"

10 совпадения и с вторйм входом второго элемента совпадения, второй вход блока переменной задержки соединен .с выходом блока задержки.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы, иллю стрирующие работу устройства.

Устройство содержит последовательно соединенные первый элемент 1 совпадения, блок 2 задержки, формирователь 3 сигнала, первый испытуемый блок 4, дифференциальный дискриминатор 5, второй элемент 6 совпадения, одновибратор 7, интегратор

15 8, блок 9 переменной задержки, а также индикатор 10 и источник 11 опорного напряжения. Вход индикатора 10 соединен с первым входом первого элемента 1 совпадения,и с входом блока 9 переменной задержки.

Источник 11 опорных напряжений соединен с вторым и третьим входами дифференциального дискриминатора

5,. первый вход которого соединен с испытуемым блоком 4, а выход - с первым входом второго элемента 6 совпадения, второй вход которого соесоединен с выходом блока 9 переменной задержки, а выход - с входом одновибратора, выход которого соединен с входом интегратора 8, выход интегратора 8 соединен с первым входом блока 9 переменной задержки, выход которого соединен с вторым входом первого элемента 1 совпадения и с вторым входом второго элемента

6 совпадения. Вход формирователя 3 сигнала соединен с выходом блока 2 задержки, а выход - с входом испытуемого блока 4.

40 Элементы 1 и 6,совпадения осуществляют сравнение сигналов на входах и вырабатывают сигналы совпадения при равенстве этих сигналов. Блоки 2 и 9 задержки задерживают сигналы, 45 пОступающие иа их ВхОды. Формирователь 3 сигнала формирует испытательный сигнал для контроля блока 4.

Дискриминатор 5 и источник 11 опорных напряжений обеспечивают отсчет динамических параметров на заданных . уровнях. Однонибратор . 7 вырабатывает импульс заданной формы при поступлении на его вход запускающего испульса. Интегратор S усредняет импульсы, поступающие на его вход (выделяет постоянную составляющую этих импульсов . Индикатор 10 измеряет период (частоту) колебаний, устанавливающуюся в устройстве.

Устройство работает следующим

60 образом.

Предположим, что на выходе блока

2 задержки появился положительный перепад напряжения (фиг. 2б) . Этот перепад, .сформированный формирова65 телем 3,(фиг. 2в), поступает на

1078364 где 1,, 1 и (, — задержка сигналов в блоках 1> 2 и 9 .соответственно.

25 В установившемся режиме, соответствующем условию (1), период равен ! =2(1 и г)+ З 4+ Уст

Если в дифференциальном дискриминаторе 5 нижний порог дискриминации

U> установить на нижнем уровне отсчета густ (обычно 0,10исг, гДе 09сг,установившееся амплитудное значение выходного напряжения испытуемого

35 блока 4), а верхний 0 — выше амплитудного значения выходного напряжения испытуемого блока 4(U> и на фиг. 2г), то в устройстве устайовятся колебания с периодом

Тг -2(1, tz)tCg т4+ t< (4) так как в этом случае выходное напряжение исйытуемого блока 4 сразу вхо45 дит .в зону допустимой погрешности и не выходит из нее,(фиг. 2г), а время задержки в блоке 9 перемен ной задержки становится равным t< .=

=4+ 4 + 5 °

Измерив с помощью индикатора 10 периоды (частоты) колебаний T (f, и

Т2 () можно определить время установления.испытуемого электронного блока 4 уст-Т1-Т2 (5) 1 2

Предлагаемое устройство, как и известное позволяет измерять другие динамические параметры электронвых

60 блоков по методике, изложенной в (2

Аналогично производятся измерения и других динамических.параметров испытуемого блока.

В предлагаемой структуре погреш65;ность измерения-определяется в пер"

При разряде интегратора описанный процесс повторяется, и напряжение на выходе интегратора 8 снова возрастает, поддерживая соотношение (1) с заданной степенью точности.

В момент появления положительного перепада на выходе блока 9 переменной задержки (фиг. 2е) переключается элемент 1 совпадения (фиг.2а), так как на его первом входе имеетвход испытуемого блока 4, на выходе которого появляется выходной сигнал (фиг. 2г) . В течение интервала времени, когда выходное напряжение испытуемого блока 4 находится в зоне допустимой погрешности (между нижним

0g м верхним 0g (фиг. 2г) порогами дискриминации дифференциального дискриминатора 5, задаваемь|ми источником 11 опорных напряжений), сигнал на выходе дифференциального дискриминатора 5 равен нулю (фиг.2д)

Если же выходное напряжение испытуемого блока 4 находится вне зоны допустимой погрешности, на выходе дифференциального дискриминатора 5 появляется положительный потенциал (фиг. 2д).

Импульсы с выхода дифференциального дискриминатора 5 поступают на второй элемент 6 совпадения, на второй вход которого приходит положительный перепад напряжения с выхода элемента 2 задержки, задержанный в блоке 9 переменной задержки. Если время задержки сигнала в блоке 9 переменной задержки меньше, чем вре- мя установления выходного напряжения испытуемого блока 4 (фиг. 2ж), то на выходе второго элемента 6 совпадения появляются импульсы (фиг. 2з), запускающие одновибратор 7 (фиг. 2и) . Импульсы одновибратора 7 поступают на интегратор 8, на выходе которого начинает увели.чиваться напряжение (фиг. 2к), что вызывает увеличение задержки в блоке 9 переменной задержки.

Возрастание времени задержки выходных сигналов блока 2 задержки в блоке 9 переменной задержки будет происходить до тех пор, пока величина его на станет равной (фиг. 2е), t9at3 t t t9с Фt (1) где 1, 14, 15 — задержки сигналов в блоках 3, 4 и 5 соФ ответственно: уст.— время установления напряжения в испытуемом блоке 4.

При этом совпадении импульсов на входах второго элемента 6 совпадения не происходит, одновибратор 7 не запускается и напряжение на выходе интегратора 8 не изменяется. ся положительное напряжение с выхода блока 2 задержки (фиг. 2б).

Этот отрицательный перепад через время 1 появится на выходе блока 2 задержки (фиг. 2б) и под его действием на выходе элемента 1 совпадения, реализуюгцего логическую функцию И-НЕ, появляется положительный

-перепад (фиг. 2а), который также задерживается блоком 2 задержки. Че10 рез время tg на выходе блока 2 задержки появляется положительный перепад напряжения, и весь цикл повторяется.

Таким образом, предлагаемое уст15 ройство представляет собой автогенератор с задержанной обратной связью, период,колебаний в котором равен (фиг. 2} т=1, (,< 1 (2}

1078364 вую очередь чувствительностью одновибратора к длительности запуска » щего импульса, от которого зависит точность поддержания равенства

Ч" » 4 5

Ф

Наибольшей чувствительностью в цайном отношении обладают одновибраторы на туннельных диодах, которые запускаются от импульсов длительи, ЭНИИПН Заказ 952/39 Гнраж 711 Подписное

° ВЮЮ

ЮВЮВЮВ ВЮ Ю М М Ю

Фи ная ППП "Патент, г. ужгород, ул. Проектная,4

Og

У ф.