Дешифратор

 

ДЕШИФРАТОР, содержащий стробируюший и № адресных парафазных входов, 2 выводов, п -канальные транзисторы и 2 групп параллельно соединенных р-канальных транзисторов, причем в каждой из 2 групп истоки рканальных транзисторов соединены между собой и подключены к плюсовой шине, а их ст(жи подключены к соответсгаующим выходам дешифратора, отличаюш и и с я тем, что, с целью упрощения дешифратора и снижения потребляемой им мощности, М -канальные транзисторы разделены на m+1 групп по транзисторов в каждой - VI группе, причем исток J1 - санальнсхго транзистора первой группы подключен к минуссфой шкВе, сток каждого п санального транзистора в каждой i -ой группе, кроме группы (т +1)-й , подключен к истокам двух П -канальных транзисторов группы i. (-1 , а каждый j -ий сток каждого (Л из двух li -канальных транзисторов группы (w+l)-ft группы подключен к выходу j -

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(51) Н 03 К 13/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Р

I

t » .Я „ 1а»;

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3371835/18-21 (22 ) 05,01.82 (46) 23.03,84. Бкп, N 11 (72) П.П,Азбелев, И,И.Рыбкин и Л.Н.Фролова (53 ) 621.282 (088.8) (56) 1. Букреев И.Н. и др. Микроэлект ронные схемы цифровых устройств.—

Совесткое радио, 1975, с.311, рис, 7.2.

2. Справочник по интегральным микросхемам. Под ред, Тарабрина Б.В. М., "Энергия", 1980, с, 633, рис. 5-99 (прототип) ° (54) (57) ДЕШИФРАТОР, содержаший стробируюший и )ъ адресных парафазных входов, 2 выводов, и -канальные транtt) зисторы и 2 "" групп параллельно соединенных р-канальных транзисторов, причем в каждой из 2 групп истоки рканапьных транзисторов соединены между собой и подключены к плюсовой шине, а их crom подключены к соответствуюшим выходам дешифратора, о т л и ч а ю. ш и и с s тем, что, с целью упрошения дешифратора и снижения потребпяемой им мошности, 11 -канальные транзисторы

4.-1 раздепены íà )и+1 групп по 2 транзисторов в каждой i - e группе, пр: чем исток 1(-канального транзистора первой группы подключен к минусовой шине, сток каждого и -канального транзистора в каждой -ой группе, кроме группы (т+1)-й, подключен к истокам двух

ri -канальных транзисторов группы, (i +4»й, а каждый j -ий сток каждого из двух () -канальных транзисторов группы (п+1Lй группы подключен к выходу g - (2 +1) -ro дешифратора, 10817

Изобретение отйосится к полупроводниковой электронике и вычислительной технике и может быть использовано при построении устройств, выполненных на основе комплиментарной МДП-техналогии, Известен дешифратор, содержаший

-канальные и р-канальные транзисторы плюсовую и минусовую шины питаt

ttt ния, Е -адресных входов и 2 выходов

Однако данный дешифратор обладает низшим быстродействием..Целью изобретения является упрошение дешифратора и снижение потребляемой им мошности.

Укаэанная цель достигается тем, что дешифратор, содержаший стробируюший и в адресных парафаэных входов, 2 выходов, а -канальных транзисторов

fll и 2 групп параллельно соединенных н1 р-канальных транзисторов, причем в каждой из 2 групп истоки р-канальных

At транзисторов соединены между собой и подключены к плюсовой шине, а их стоки подключены к плюсовой шине, а их стоки подключены к соответствуюшим выходам дешифратора, и -канальные транзисторы разделены на m +1 групп по 2 транзисторов в каждой s -H группе, причем исток V) -канальяoro транзистора первой группы подключен к минусовой шине, сток каждого 6 -каналь ного транзистора в каждой j -й группе, кроме группы (ии+Ц-й подключен к истокам двух и -канальных транзисторов

55 группы (< +1) - й, а каждый j -й сток каждого из двух -канальных транзисторов группы (F8+1)-й группы

5о

Наиболее близким техническим решением к изобретению является дешифратор, содержаший стробируюший и At -адресных парафазных входов, 2 выходов, и -ка Ъ

УР нальные транзисторы и 2 групп параллельно соединенных р-канальных тран- 20

vN зисторов,причем в каждой из 2 групп истоки р-канальных транзисторов соединены между собой и поцключены к плюсовой шине, а их стоки подключены к соответствуюшим выходам дешифратора (2J „25

Дешифраторы подобного типа, обладая хорошим быстродействием, требуют для реализации логических функций большого числа транзисторов, что усложняет устройство и увеличивает потребляемую им мошность.

90 2 подключен к выходу j -(2 +1) дешиф- ра тора.

На чертеже приведена принципиальная электрическая схема предлагаемого дешифратора, дешифратор содержит плюсо» вую шину 1, минусовую шину 2, стробируюший вход 3,At -парафазных прямых входов 4-1-4 m и инверсных входов

5-1-5- N подключенных к каждой их

2 групп 6-1-6-2, содержаших по Ъ) pt

Ф -параллельно соединенны р-канальных транзисторов, истоки 7-1-7-2, котоФ рых подключены к плюсовой шине 1, а стоки 8-1-8-2 — к выходам 9-1-9Я

2 дешифратора, группы 10-1-10 (щ+1)

Vl -канальных транзисторов, истоки

11-1-11-2 которых подключены к (И стокам 12-1-12-2 последовательно

fN соединенных A -канальных транзисторов, дешифратор работает следуюшим образом.

При подаче на етробируюший вход 3 логического уровни "0" на всех выходах дешифратора появляется логический уровень "1" (дешифратор заперт). При этом единственный и -канальный транзистор группы 10-1 заперт, а р-канальные транзисторы, управляемые от стробирую ф шего входа 3, во всех группах 6-1-6-2 открыты, и через них на выходы 9-19 передается напряжение плюсовой шины 1 источника питания.

k3 рабочем режиме, когда на стробируюший вход 3 подан логический уровень

"1", единственный П -канальный транзистор группы 10-1 постоянно открыт, и напряжение на его стоке 12-1 равно напряжению минусовой шины 2 источника питaнчя, а р-канальные транзисторы, управляемые стробируюшим входом З,во всех группах 6-1«6-2 постоянно заперты.Когда на адресные парафаэные входы 4-1, 5-1, 4- m, 5- щ подана произвольная комбинация двоичного кода, среди групп р-канальных транзисторов 6-1-6 2 выбирается одна единственная группа

6- g, в которой все транзисторы оказываются запертыми. Таким образом, выбранный выход 9-, изолируется от плюсовой шины 1 источника питания, в то время как каждый иэ остальных выходов 9- j () 4 < ) соединен с шиной 1 через хотя бы один открытый транзистор в соответствуюшей групп по 6- .

Предлагаемый режим обеспечивается . соответствуюшим подключением затворов р-канальных транзисторов к парафазным входам, 1 0817

Как следует из схемы g -канальные транзисторы образуют древовидную структуру, причем сток каждого транзистора

12-к в группе 10- 6.подкпючен к истокам 11-2к и 11 (2к.+1) двух транзисторов в гругЬе 10- (1 +1). Эти два транзистора управпяются от парафазного входа 4-i, 5-q, и, следовательно, при любой входной комбинации двоичного кода всегда один из них заперт, а вть- 10 рой открыт. Бпагодаря такому вкп очению под воздействием входной комбинации двоичного кода в группах 10- "-10(п1+1) образуется цепочка из открытых транзисторов, соединяющая выбранный 15 выход 9- co стоком 12-1 открытого транзистора группы 10-1, а спедовательно и с минусовой шиной 2 источника питания.

Так как, кроме того, выбранный вы- 20 ход 9- изолирован от плюсовой шины источника питания то на этом выходе появляется логический уровень "0" (соответствующий напряжению минусовой шины 2 источника питания).

На пути любого другого выхода 9-) (4i ) к минусовой шине найдется хотя бы один запертый и -канальный транзистор (хотя бы в одной из групп

l0-2-10-(1n+1), и поэтому все выходы, 30 кроме выбранного 9-, изолированы от минусовой шины. Кроме того, все выходы 9-1-9- ю соединены с плюсовой шиной 1 и на них появляется логический уровень "1 ", соответствующий напряже- 35 нию э гой шины, Преимушество предпагаемой схемы заключается в том, что в ней каждый

-канальный транзистор в группах

10-1-10-п1 обспуживает не один, как 40 в известной, а нескопько выходов. В частности, единственный транзистор группы 10-1 обспуживает все 2 выходи дов каждый иэ двух транзисторов групnl-4 пы 10-2 обслуживает по 2 выходов и 45 т.д. Благодаря этому число а-канапьных транзисторов в предлагаемой схеме де«

90 4 шифратора щ -разрядного кода со стробированием составляет 2 - 1 против

2 (m+1) в дешифраторе-прототипе.

При 1и= 5, например, эти числа равны соответственно 63 и 192.

Число р-канапьных транзисторов в обоих схемах эдинаково и равно 2 (1и+1). Уменьшение общего числа транзисторов позвопяет сократить занятую ими плошадь кристалла и упростить электрические связи.

Потребпяемая динамическая мощность (т.е. мощность, рассеиваемая при 11epelQuoчениях схемы) в предлагаемом дешифраторе меньше, чем в известном по спедующим причинам.

Как известно, логичесиие схемы на комппементарных МДП-транзисторах .в статическом режиме потребляют весьма незначитепьную мощность. В динамическом режиме потребляемая мощность возрастает пропорционапьно частоте перекпючения, причем заметную допю прироста мощности определяют сквозные броски тока от плюсовой шины питания к минусовой через перекпючающиеся вентили.

В известной схеме при переходе ог ранее выбранного 1 -го к вновь выбранному -му выходу броски тока возникают как в -м, так и в 1 -м вентипях, кроме того, броски возможны также и в других вентилях, что зависит от сочетания единичных и нулевых уровней в предыдущей q -й и спедующей $ -й входных комбинациях двоичного кода, а также от задержек распространения управпяюших сигналов в схеме.

В предлагаемом дешифраторе, независимо от действия перечисленных причин, дпя броска тока существует лишь один путь, проходящий через единственный транзистор группы 10-1 и поэтому ток, потребляемый от источника питания в переходном режиме, меньше, чем в известном дешифраторе.

Составитель Б,М ельников

Pepakònð A.Øàíänð Техред С.Легеза . Корректор А.Повк

Заказ 1565/52 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР, an делам изобретений и открытий

113035, Москва, Ж-З5, Раушская наб., д. 4/5 филиал ППП Патент", г. Ужгород, ул. Проектная, 4