Усилитель считывания

 

УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй активные транзисторы первого типа проводимости, затвор каждого из которых соединен со стоком другого активного транзистора, а истоки - с общей щиной, первый и второй Л7 нагрузочные транзисторы второго типа проводимости , стоки которых соединены со стоками соответствующих активных транзисторов , а затворы - соответственно с первой и второй разрядными шинами, стробирующий транзистор второго типа проводимости, сток которого соединен с истоками нагрузочных транзисторов, исток - с щиной питания , а затвор - с тактовой шиной, отличающийся тем, что, с целью повышения его чувствительности, в него введены два установочных транзистора первого типа проводимости , затборы которых подключены к тактовой шине, истоки - к общей щине, стоки - к затворам соответствующих активных транзисторов, а основания активных транзисторов подключены к соотS ветствующим разрядным щинам. S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

G ll С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ ьнь хи

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3484700/18-24 (22) 12.08.82 (46) 07.04.84. Бюл. № 13 (72) И. В. Поляков и Н. Г. Григорьев (53) 681.327 (088.8) (56) 1. Патент США № 4136292, кл. 307—

355, опублик. 1978.

2. Патент Франции № 403622, кл. G 11 С 7/06, опублик. 1980, 3. Патент США № 4247791, кл. 307—

355, опубли к. 1980 (п рототи п) . (54) (5?) УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй активные транзисторы первого типа проводимости, затвор каждого из которых соединен со стоком другого активного транзистора, а истоки — с общей шиной, первый и второй

ÄÄSUÄÄ 1084888 А нагрузочные транзисторы второго типа проводимости, стоки которых соединены со стоками соответствующих активных транзисторов, а затворы — соответственно с первой и второй разрядными шинами, стробирующий транзистор второго типа проводимости, сток которого соединен с истоками нагрузочных транзисторов, исток — с шиной питания, а затвор — с тактовой шиной, отличающийся тем, что, с целью повышения

его чувствительности, в него введены два установочных транзистора первого типа проводимости, затворы которых подключены к тактовой шине, истоки — к общей шине, стоки — к затворам соответствующих активных транзисторов, а основания активных транзисторов подключены к соответствующим разрядным шинам.

1084888

Изобретение относится к вычислительной технике и может быть использовано для усиления сигналов считываемой информации в запоминаюших устройствах.

Известен усилитель считывания, содержащий триггер, в котором затворы нагрузочных транзисторов соединены с разрядными шинами, а также стробирующий транзистор, подключенный между триггером и общей шиной (1).

Известен также усилитель считывания, содержащий триггер, в котором затворы нагрузочных транзисторов соединены с разрядными шинами, а также стробирующий транзистор, три установочных транзистора для выравнивания напряжений в узлах триггера, причем стробирующий транзистор соединен между шиной и триггером, первый

yñòàHoâo÷Hûé транзистор соединен между узлами триггера, второй и третий установочные транзисторы соединены между шиной питания и узлами триггера (2).

Наиболее близким по технической сущности к изобретению является усилитель считывания на дополняющих МДП-транзисторах, содержащий первый и второй активные транзисторы первого типа проводимости, соединенные по схеме с перекрестной связью, первый н второй нагрузочные транзисторы второго типа проводимости, стробирующий транзистор второго типа проводимости, тактовую шину, первую и вторую разрядные шины, общую шину и шину питания, причем стоки первого и второго активных транзисторов соединены соответственно со стоками первого и второго нагрузочных транзисторов, истоки которых соединены со стоком стробирующего транзистора, а затворы — соответственно с первой и второй разрядными шинами, затвор стробирующего транзистора соединен с тактовой шиной (3) .

Недостатком известных усилителей считывания является низкая чувствительность, обусловленная тем, что сигнал считывания воздействует только на затворы нагрузочных транзисторов.

Цель изобретения — повышение чувствительности усилителя считывания.

Поставленная цель достигается тем, что в усилитель считывания, содержащий первый и второй активные транзисторы первого типа проводимости, затвор каждого из которых соединен со стоком другого активного транзистора, а истоки — с общей шиной, первый и второй нагрузочные транзисторы второго типа проводимости, стоки которых соединены со стоками соответствующих активных транзисторов, а затворы— соответственно с первой и второй разрядными шинами, стробирующий транзистор второго типа проводимости, сток которого соединен с истоками нагрузочных транзисторов, исток — с шиной питания, а затвор—

f5

36

50 с тактовой шиной, введены два установочных транзистора первого типа проводимос ти, затворы которых подключены к тактовой шине, истоки — к общей шине, стоки — к затворам соответствующих активных транзисторов, а основания активных транзисторов подключены к соответствующим разрядным шинам.

На чертеже показана принципиальная схема усилителя считывания.

Усилитель содержит первый 1 и второй 2 активные транзисторы первого типа проводимости, первый 3 и второй 4 нагрузочные транзисторы второго типа проводимости, стробирующий транзистор 5 второго типа проводимости, тактовую шину 6, первую 7 и вторую 8 разрядные шины, общую шину 9, шину 10 питания, первый 1! и второй 12 установочные транзисторы первого типа проводимости, первый 13 и второй 14 выходы.

Устройство работает следующим образом.

В статическом режиме на шину 6 подан сигнал логической единицы. При этом транзисторы 11 и 12 открыты, а транзисторы 1, 2 и 5 закрыты. На шинах 7 и 8 поддерживаются потенциалы, соответствующие уровню логического нуля. В результате потенциалы выходов 13 и 14 оказываются равными логическому нулю.

В режиме считывания на шины 7 и 8 подается сигнал считывания, равный разности потенциалов этих шин. Предположим для определенности. что потенциал шины 8 остается равным логическому нулю, а потенциал шины 7 начинает повышаться от уровня логического нуля. В этом случае сигнал считывания равен потенциалу шины 7. Сигнал считывания одновременно воздействует на затвор транзистора 3 и основания транзистора 1. Повышение потенциала транзистора 1 приводит к уменьшению порогового напряжения этого транзистора. В результате сигнал считывания создает разбаланс плеч усилителя считывания.

Когда сигнал считывания станет достаточным, чтобы скомпенсировать разбаланс плеч усилителя, обусловленный разбросом параметров транзисторов, подается сигнал логического нуля на шину 6. При этом транзисторы 11 и 12 закрываются, а транзистор 5 открывается. В усилителе развивается регенеративный процесс, в результате которого на выходе 13 устанавливается потенциал, близкий к уровню логического нуля, а на выходе 14 — потенциал, близкий к уровню логической единицы.

Таким образом, управление пороговым напряжением активных транзисторов повышает чувствительность усилителя к считываемому сигналу в !,9 — 2,3 раза.