Электронное устройство (его варианты)

 

1. Электронное устройство, сов ржащее N (где ,2,. . ) моцупей памяти, выводы питания которых соащм нены с выходами соответствующих кпкпдй питания, входы которых соединены с соответствующими выходами дешифратора, входы которого являются адресными входами старших разрядов устройства, чио повые выходы одного из модулей памяти соединены с первыми выводами нагрузоч ных элементов одной группы, о т п И чающееся тем, что, с цепью noBi# шения быстродействия, в него ввеоены селектор и , N-1 дополнительных групп нагрузочных элементов, причем первые выводь нагрузочных элементов цопог нитепьных групп соединены с числовыми выходами соответствующих модулей памяти , вторые выводы нагрузочных элеме тов всек групп подключены к выводам питания соответствующих модулей памяти , числовые выходы модулей памяти соединены также с соответствующими входами Селектора, выходы которого я&ляются числовыми выходами устройства, а управляющие входы сепектора соед. нены со входами дешифратора. 2. Электронное устройство, содержащее N модулей памяти, выводы питания которых соединены с выходами cooow ветствующих ключей питания, входы которых соединены с соответствующими 4S выходами дешифратора, входы которого являются адресными входами старших разрядов устройства, числовые выходы модулей памяти соединены с первыми выводами нагрузочных элементов и являются ЧИСЛОВЫМИ выходами устройства, отпйч ающееся тем, что, с i целью покушения быстродействия, в него 00 введены блок элементов развязки, ключеО ) вой элемент и дополнительный ключ шьтаний , вход которого является первым управляющим входом устройства, а выход соединен с первыми выводами . нагрузочных элементов, вход ключевого элемента является вторым управляющим входш устройства, а выход соединен с первыми выводами блока элементов ра вязки, вторые выводы которых соединены с выводами питания соответствующих модулей памяти.

(19) (И) COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН @ С 05 Р 1/46 (2 1) 3473366/24-07 (22) 23.07.82 (46) 15.04.84. Бюп.№ 14 (72) Г. А. Бороцин и П. Д. Мепьников (.71) Московский орпена Ленина и орцеиа Октябрьской Ревопюпии энергетический . институт (53) 621.316.722. 1 (088.8) (56 ) 1. Патент ЧССР № 163329, НКИ 21а" 37/00, 1976.

2. Патент США № 3621302, НКИ

307-291,1971.

3. Акинфиев А. Б. и цр. Постоянные запоминающие устройства на микросхемах К 155РЕ 3.- "Электронная промышпенность . 1979, № 3, стр. 23-25. (54) ЭЛЕКТРОННОЕ УСТРОЙСТВО (ЕГО ВАРИАНТЫ). (57) 1. Зпектронное устройство, соцер жащее М (гце N-1,2... ) моцупей памяти, вывоцы питания которых соедин нены с выхоцами соответствующих кпюч@й нитания, вхоцы. которых соецинены с со ответствующими выхоцамк цешифраторв, вхоцы которого явпяются ацресными ию» цами старщих разряцов устройства, чио» новые выхоцы оцного из модупей памяти соецинены с первыми вывоцами нагрузоч ных эпементов оцной группы, о т и и .ч а ю щ е е с я тем, что, с цепью повышения быстроцействия, в него введены сепектор и и -1 цопопнитепьных групп нагрузочных эпементов, причем первые выводы нагрузочных эпементов цопоп нитепьных групп соецинеиы с чисповыми выхоцами соответствующих моцупей . памяти, вторые выводы нагрузочных эпемен тов всех групп поцкпючены к выводам питания соответствующих моцупей памя» ти, чисповые выхоцы моцупей памяти соецинены также с соответствующими g вхоцами сецектора, выхоцы которого яв пяются чисповыми выхоцами устройства, а управпяющие вхоцы сепектора соецинены со вхоцами цешифратора.

2. Эпектронное устройство, соцержа щее М моцупей памяти, вывоцы питания которых соединены с выходами соуп ветствующих кпючей питания, вхоцы которых соединены с соответствующими выхоцами цешифратора, вхоцы которого явпяются ацресными вхоцами GTRpIIIHK разряцов устройства, чисповые выхоцы моцупей памяти соединены с первыми выводами нагрузочных эпементов и явпяются чисповыми выхоцами устройства, о т п и ч а ю щ е е с я тем, что, с

Ф цепью повышения быстроцействия, в него .введены бпок эпементов развязки, кпюче вой эпемент и цопопнитепьный кпюч питания, вхоц которого является первым управпяющим вхоцом устройства, а выхоц соецинен с первыми выводами . нагрузочных эпемейтов, вхоц ключевого эпемента явпяется вторым управпяющим вхоцом устройства, а выхоц соецинен с первыми выводами бпока эпементов развязки, вторые выводы которых соецинены с вывоцами питания соответствующих моцулей памяти.

10864

Изобретение относится к эпектротекнике и электронике, в частности к системам с регулированием электрических вели- чин может быть использовано в электронике для регулирования электропитания для устройств,допускйющих его отключение.

Известно эпектронное устройство цпя снижения потребпяемой мощности, соцержащее цва ключа питания, выхоцы которых объединены и поцкнючены к вывоцу. пи- !О тания электронного устройства. В режиме работы через один ключ на эпектронное устройство подается напряжение питания номинапьной амппитуцы. Б режиме простоя через цругой ключ поцается нап- !5

°, рщкение питания меньшего значения,а первый ключ отключается (1 .

Нецостатками устройства явпяются потребление энергии в обоик режимах, что совершенно необязатепьно цпя эпек! 2о ронных устройств, допускающих попное выключение питания, а также то, что переключению подвергается все устройство, а не необхоцимая его часть в очерецном пнкпе работы. 25

Известно электронное устройство с регупировкой эпектропитания, соцержаещее эпектронные блоки, выводы питания которых через соответствующий резистор и ключ соецинены с шиной пита- gg ,ния. В устройстве возможно поцкпючение в режиме работы топько оцного элек! ронного бпока, а остапьные нахоцятся при пониженном потребпении энергии за счет ограничительного резистора 21 . 35

Оцнако известное устройство потреб пает энергию за счет тока, протекаю щего через ограничительный резистор.

Наиболее близким к изобретению по технической сущности и схемному решь-,4

40 нию явпяется эпектронное устройство, соцержащее электронные бпоки, вывоцы питания которых соецинены с выхоцами соответствующих кпючей, вхоцы которых соецинены с выхоцами цешифратора, вывоцы питания объецинены и поцкпюче45 ны к первой шине пйтания, оцноименные выхоцы эпектронных бпоков объецинены и соецинены со вхоцами выхоцного регистра и с первыми вывоцами резиоторов, вторые выхоцы которых объецинены

50 и поцкпючены ко второй шине питания(3).

Нецостатком устройства является то, что при испопьзовании в качестве эпекъ ронных бпоков - блоков памяти на мик росхемах памяти с выхоцом, организо ванным по типу открытый коппектор возникают помехи, которые препятствуют как увепичению быстроцействия при обра

14 2 щении, так и могут привести к сбоям в работе последующих (после бпоков памяти) узлов.

Цепью изобретенйя явпяется повышение помехоустойчивости и поьышение быстродействия устройства.

Йоставпенная цепь по первому варианту достигается тем, что в электронное устройство,.соцержащее N (гце

N = 1,2...) моцупей памяти, выводы питания которых соецинены с соответствующими выхоцами цешифратора, Bxogbl которого являются адресными входами старших разрядов устройства, чисповые выхоцы одного из моцупей памяти соединены с первыми выводами нагрузочных элементов одной группы, ввецены селектор и К -1 цополнитепьнык групп нагрузочных элементов, причем первые выводы нагрузочных эпементов цопопнитепьных групп соецинены с чисповыми выхоцами соответствующих моцупей памяти, вторые вывоцы нагрузочных эпементов всех групн поцкпючены к вывоцам питания соответствующих моцупей памяти, числовые выхоцы моцупей памяти соецинены также с соответствующими вкоцами селектора, выхоцы которого являются числовыми выходами устройства, а уп равпяющие вхоцы селектора соецинены со вхоцами цешифратора.

По второму варианту в эпектронное устройство, соцержащее И моцупей памяти, вывоцы питання которых соеци« иены с выходами соответствующих кпю»чей питания, вкоцы которых соецинены с соответствующими выкоцами цешифратора, вхоцы которого являются ацресными вкоцами старших разряцов устройст ва, числовые выхоцы моцупей памяти соецинены с первыми выводами нагрузочных эпементов и являются числовыми выкоцами устройства, ввецены блок элементов разряцки, ключевой элемент и цопопнитепьный кпюч питания, вхоц которого явпяется первым управляющим вхоцом устройства, а выхоц coeqHHeH c первыми вывоцами нагрузочных .эпементов, вкоц ключевого эпемента явпяется . вторым управпяющим вкоцом устройства, а выхоц соецинен с первыми вывоцами бпока эпементов развязки, вторые выво» цы которых соецинены с вывоцами питания соответствующих моцупей памяти.

На фиг. 1 представлена блок-схема электронного устройства с регупировкой электропитании по первому варианту; на фиг, 2 - временные, диаграммы считанных сигнапов пог. 1 и лог. О"

3 10864 цпя этой блок-схемы; на фиг. 3 прецставпена бпок-схема эпектронного устройства регупировкой эпектропитания по второму варианту.

Устройство соцержит моцупи памяти

1. 1-1. N вывоцы питания которых соецинены с выкоцами соответствующих ключей питания 2.1 -2.М, вхоцы которых соецинены со вхоцами стробирования соответствующих моцупей памяти 1. 11. 10 и соецинены с выхоцами цешифратора 3, вхоцы которого явпяются ацресными вхоцами 4 старшик разряцов устройстве, числовые выхоцы моцупей памяти

1.1-1.М соецинены с первыми вхоцами нагрузочных эпементов соответствующих групп 5.1-5. М, вторые вывоцы нагрузочных эпементов кажцой группы 5.1-S.Ì подключены к вывоцу питания соответствующего моцупя памяти 1.1-1.N, вхоцы кажцой из групп селектора 6 coeqs«« пены с чисповыми выхоцами соответст вующих моцупей памяти 1.1-1. N, управ пяющие вкоцы сепектора 6 соецинены со вхоцами цешифратора 3, а выхоцы се- р ректора 6 явпяются чисповыми выхоцами 7 устройства.

Электронное устройство с регупиров кой эпектропитания по первому варианту работает спецующим образом.

)В режиме выборкч информации из мо;цупей памяти 1.1-1.N по ацресным вхо цам 4 на цешифратор поступает коц стар ших разрядов ацреса, который выбирает моцупь 1 l,,в котором хранится HHTB 35 ресующая информация. Этот же коц поступает на уп авпяющий вхоц сепектора 6, выбирая те вхоцы, которые соответствуют выбранному моцулю памяти

l. i . Дешифратора 3 выбирает соответст 40 . вующий кпюч питания 2., вкпючает его, и стробирует соответствующий моцунь памяти l.i. Выбранный моцупь памяти 1., и соответствующая ему группа нагрузоч ных эпементов 5.i оказываются поц 4> кпюченными к питанию, а остапьные мо цупи памяти обесточены и ие потребпяют энергии. Считанная по соответствующему ацресу информация поступает на соотг» ветствующий вхоц селектора 6 и выцает 50 ся на выхоц 7. Поцкпючение нагрузочных эпементов к выводу питания соответсв вующего моцупя памяти позвопяет обеопечить требуемый уровень пог. 0 на

sblxoqe (фиг..2), а цополнитепьное sseqe- 55 ние сепектора обеспечивает уменьшение времени-цикпа обращения. Действитепьно поспе окончания обращения к оцному

14 ф из моцупей памяти, сразу же может быть осуществпено обращение к цругому моцупю памяти.

Устройство соцержит моцупи памяти 1.1-1. М, вывоцы питания которых соединены с выхоцами соответствующих ключей питания 2.1-2. К, вхоцы которых соецинены со входами стробирования со ответствующих моцупей памяти 1.1-1. Й и соецинены с выхоцами цешифратора 3, вхоцы которого явпяются ацресными вхоцами старших разряцов устройства 4, выхоцы моцупей памяти 1.1-1.Й объеци иены и соецинены с первыми вывоцами нагрузочных эпементов 5 и явпяются чисповыми выкоцами 7 устройства, вторые выводы нагрузочнык эпементов поцкпючены к выхоцу цополнитепьного ключа питания 8, вхоц которого явпяется первым управпяющим вкоцом 9 yer ройства, вхоц 10 кпючевого эпемента явпяется вторым управпяющим вхоцом устройства, а выхоц эпемента 11 соединен с первыми выводами бпока эпементов развязки 12, вторые вывоцы которого соецинены с соответствующими вывоцами питания моцупей памяти 1.1-1.М .

Элементы развязки могут быть выполне ны на циоцах и катоцами соецинены с выхоцом эпемента 11.

Устройство по второму варианту ра ботает спецующим образом.

В режиме выборки информапии из моцупей памяти 1.1-1.М по ацресным вхоцам 4 на цешифратор 3 поступает коц старших разряцов ацреса, который выбирает моцупь 1.>, в котором хрв нится интересующая информация. Оцно временно поступает сигнап вкпючения ключа 8 по шине 9 и сигнап выкпюче.» ния кпюча 11 по шине 10. Дешифратор 3 включает нужный кпюч 2. и стробирует соответствующий моцуць 1.1, кьторый оказывается поцкпюченным к пита нию, а остапьные обесточены. Считанная информация поступает на выхоцы 7.

Поспе окончания выборки питания с моцу ля снимается питение с нагрузочных элементов. Дпя разряца емкости вывоца питания .вкпючается кпючевой эцемент 11, который через соответствующий эпемент развязки разряжает емкость вывода цо значений, обеспечивающих откпючеиие внут ренних узпов микросхем модупей памяти.

При необхоцимости может быть произ вецено обращение к цругому моцупю.

Выхоцные сигнапы пог. 1 и пог. О» анапогичны приведенным на фиг. 3.

5 1086414 6

Описываемые варнанты имеюФ апапо- пено нспопненнем вспомогатепьных бпоков гичные характеристики ио быстроцействию н узлов. по пнкпу выборки и опинаковый уровень В прецпагаемом устройстве устраненомехоустойчивости по уровню выкоцно- но вниянне помек пвурэ випов: уменьшен го сигнапа, однако нескопько отпичаюч 5 уровень сигнапа пог. "0 и устранено ся по реапиаибщ. В первом варианте впнянне на вепичнну времени никпа обраисжопьзуется многоканапьный сепектор шенин цпитепьности сигнала восстановнеи этот вариант имеет бопьшне аппарат- ния. Если уменьшение уровня сигнапа ные затраты, опнако второй вариант тре лог, "0 трушино оценить при расчете бует выработки попопннтепьнык управляю-1О экономического эффекта, то уменьшение щнк сигнапов, что усиожняет унравпяюшее днкпа выборки бопее чем в З раза устройством, Поэтому. конкретное приме пает практически такой же экономическение того инн нного варианта обуспов- кий эффект.

10864 14.

Составитель С. Ситко

Рецактор Т. Парфенова Гехрец В.,0алекорей

Корректор M. Шароши

Поцписное

Филиал ППП "Патент, г. Ужгороц, уп. Проектная, 4

Заказ 2241/45 Тираж 842 .ВНИИПИ Госуцарственного комитета СССР. по цепам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., ц. 4/5