Устройство для решения краевых задач

 

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее R -С-сетку , блок задания граничных условий, группа выходов которого подключена к первой группе узлов R -С-сетки, вторая группа узлов которой соединена с группой информационных входов коммутатора, выход которого подключен к входу повторителя, выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор , выход которого подключен к уп равляющему входу коммутатора, о тличающееся тем, что, с целью расширения класса решаемых задач, в него введены формирователь прямоугольных импульсов, счетчик, триггер, три элемента И, элемент ИЛИ, элемент 2 И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом блока задания граничных условий и первым входом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразователя , выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь Прямоугольных импульсов соединен с установочными входами счетчика и триггера и с первьм входом элемента ИЛИ, выход которого подключен непосредственно к счетному входу триггера и управляющему входу аналого-цифi рового преобразователя, а через первый блок задержки соединен с пер-выми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с вторьм входом элемента ЛИ, выход повторителя подключен к второму входу блока регистрации сдвига фаз, выход блока ре&9 ЭО гистрации амппитуды соединен с информационным входом второго ключа, выход которого подключен к входу аналого-цифрового преобразователя, прямой выход триггера соединен с вто рым входом элемента 2И-ИЛИ, с управляющим входом первого ключа и вторым входом первого элемента И, выход которого подключен к управляющему входу буферного регистра, выход которого соединен с вторым информационным входом блока регистрации , инверсный выход триггера соединен с третьим входом элемента 2И-Ш1И, с управляющим входом вто

СООЭ СОВЕТСНИХ

ССЦ

РЕСПУБЛИК

09} (11) зЮ С 06 С 7/46

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ (21) 3592490/18-24 (22) 19.05. 83 (46) 15.09.84. Бюл. № 34 (72) В.С. Павлов, P.A. Павловский, Н.Т. Прокофьев, Д .И. Стариков и Е.И. Цыбин (53) 681.333(088.8) (56) 1. Авторское свидетельство СССР

¹ 409239, кл. С 06 С 7/46, 1971.

2. Авторское свидетельство СССР №- 471867, кл. G 06 G 7/46, 1973 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ

КРАЕВЫХ ЗАДАЧ, содержащее R -С-сетку, блок задания граничных условий, группа выходов которого подключена к первой группе узлов R -С-сетки, вторая группа узлов которой соединена с группой информационных входов коммутатора, выход которого подключен к входу повторителя, выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным

I входом блока регистрации, дешифра— тор, выход которого подключен к уп равляющему входу коммутатора, о тличающееся тем,что, с целью расширения класса решаемых задач, в него введены формирователь прямоугольных импульсов, счетчик, триггер, три элемента И, элемент ИЛИ, элемент 2 И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом блока задания граничных условий и первым входом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь прямоугольных импульсов соединен с установочными входами счетчика и триггера и с первым входом элемента ИЛИ, выход которого подключен непосредственно к счетному входу триггера и управляющему входу аналого- цифрового преобразователя, а через пер- 3 вый блок задержки соединен с пер-. выми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу

O третьего элемента И, выход котоФ

porc соединен с вторым входом элемента ИЛИ, выход повторителя подключен к второму входу блока регистрации сдвига фаз, выход блока регистрации амплитуды соединен с информационным входом второго ключа, выход которого подключен к входу аналого-цифрового преобразователя, прямой выход триггера соединен с вторым входом элемента 2И-ИЛИ, с управляющим входом первого ключа и вторым входом первого элемента И, выход которого подключен к управляющему входу буферного регистра, выход которого соединен с вторым информационным входом блока регистрации, инверсный выход триггера соединен с третьим входом элемента

2И-ИЛИ, с управляющим входом вто1 рого ключа и вторым входом второго элемента И, выход которого непосредственно подключен к входу запуска блока регистрации, а через второй элемент задержки соединен с четвертым входом элемента 2И-ИЛИ и со

11 38 1Ь счетным входом счетчика, выход переноса которого подключен к второму входу третьего элемента И, информационный выход счетчика соединен с входом дешифратора.

Изобретение относится к аналоговой вычислительной технике, предназначенной для исследования физических полей путем их моделирования на Й или R -C-сеточных областях, 5 и может использоваться как универсальная ABN для решения широкого круга краевых задач, в том числе

» и для решения краевых задач, описываемь»к уравнением Гельмгольца. 10

Известно устройство для решения краевых задач теории поля, содержащее формирователь, сумматоры, управляемые стабилизаторы, Й -сетку, интеграторы, инверторы и ограничи- 1 тели 1,13.

Однако известное устройство имеет низкую точность решения. .Наиболее близким по технической, сущности к изобретению является уст- 20 ройство для решения краевых задач, содержащее Й -С-сетку, блок задания граничных условий, группа выходов которой подключена к группе центральных узлов Й -C-сетки, груп- 25 па граничных узлов которой соедине.— на с группой информационных входов коммутатора, выкод которого подключен к входу повторителя, выход которого соединен с входом блока регист-; 30 рации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор, выход котоРого подключен к упРавляю- 35 щему входу коммутатора t2l

Цель изобретения — расширение класса решаемых задач, в том числе обеспечение возможности решения краевык задач, описываемых уравнением Гельмгольца.

Поставленная цель достигается тем, что в устройство, содержащее

Ф- -сетку блок задания граничных условий, группа. выходов которого подключена к первой группе узлов

R-C-ñåòêè, вторая группа узлов которой соединена с группой информационнык входов коммутатора, выход которого подключен к входу повторителя, выход которого соединен с входом блока регистрации амплитуды, аналого-цифровой преобразователь, выход которого соединен с первым информационным входом блока регистрации, дешифратор, выход которого подключен к управляющему входу коммутатора, введены формирователь прямоугольнык импульсов, счетчик, триггер, три элемента И, элемент ИЛИ, элемент 2И-ИЛИ, блок регистрации сдвига фаз, два элемента задержки, два ключа, буферный регистр и генератор опорного сигнала, выход которого соединен с входом. блока задания граничных условий и первым вхо- дом блока регистрации сдвига фаз, выход которого подключен к информационному входу первого ключа, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу буферного регистра, вход запуска устройства через формирователь прямоугольнык импульсов соединен с установочными входами счетчика и триггера и с первым входом элемента

ИЛИ, выход которого подключен непосредственно к счетному входу триггера и управляющему входу аналогоцифрового преобразователя, а через первый блок задержки соединен с первыми входами первого и второго элементов И и элемента 2И-ИЛИ, выход которого подключен к первому входу третьего элемента И, выход

1 которого соединен с вторым входом

113816

30

20

40

50

3 1 элемента ИЛИ, выход повторителя подключен к второму входу блока регистрации сдвига фаэ, выход блока регистрации амплитуды соединен с информационным входом второго ключа, выход которого подключен к входу аналого-цифрового преобразователя, прямой выход триггера соединен с вторым входом элемента

2И-ИЛИ, с управляющим входом первого ключа и вторым входом первого элемента И, выход которого подключен к управляющему входу буферного регистра, вьмод которого соединен с вторым информационным входом бло-..

Ь ка регистрации, инверсный выход триггера соединен с третьим входом элемента 2И-ИЛИ, с управляющим входом второго ключа и вторым входом второго элемента И, выход которого непосредственно подключен к входу запуска блока регистрации, а через второй элемент задержки соединен с четвертым входом элемента 2И-ИЛИ и со счетным входом счетчика, выход переноса которого подключен к второму входу третьего элемента И, информационный выход счетчика соединен с входом дешифратора.

На чертеже приведена функциональная блок-схема предлагаемого устройства.

Устройство содержит В -C-сетку 1, блок 2 задания граничных условий, коммутатор 3, повторитель 4, дешифратор 5, генератор 6 опорного сигнала, блок 7 регистрации сдвига фаз, блок 8 регистрации амплитуды, ключи 9 и 10, аналого-цифровой преобразователь 11, буферный регистр

12, блок 13 регистрации, элемент

14 задержки, формирователь 15 прямоугольных импульсов, элемент ИЛИ

16, элемент И 17, триггер 18, элемент 2И-ИЛИ 19, счетчик 20, элементы И 21 и 22 и элемент 23 задержки °

Устройство работает следующим . образом.

Процесс получения результатов решения на сеточной ЭВН состоит из двух основных этапов. Первый— формирование граничньм условий требуемого вида и задание их в определенные узлы R-C- сетки, являющейся матричным процессором параллельного действия, а второй — измерение и регистрация результатов.

При решении задач описываемых урава и а и

1 нением Гельмгольца ф — = Ац

Зх 9 где еС вЂ” мнимый коэффициент, все емкости, включаемые в узловые точки сеточного процессора, своими вторыми концами соединяются с линией нулевого потенциала. Для задания граничных условий в первую очередь необходимо сформировать опорный сигнал определенной частоты ьЭ . Частота входит в выражение искомых функций, однако в процессе решения она не изменяется, являясь одинаковой для всех узловых точек, и ее величина определяется перед постановкой задачи, в основном исходя из соображений выбора масштабных коэффициентов. Из опорного сигнала, сформированного в генераторе 6 опорной частоты, в блоке 2 граничных условий выбирается необходимое число каналов, в которых формнруются с различным фазовым сдвигом относительно опорного сигнала граничные условия (т.е.. условия конкретной задачи) . После задания граничных условий в определенные точки

К-С-сетки заканчивается первый этап решения. При этом .решение представляет собой совокупность.гармонических сигналов во всех узловых точках сеточного процессора. Начинается второй этап решения, заключающийся в измерении для каждой узловой точки амплитуды переменного напряжения и фазового сдвига относительно опорного сигнала, а также в регистрации полученного массива измеренной информации. Поскольку цифровые измерительные устройства обладают довольно высокой стоимостью, а время измерения серийно выпускаемых аналого-цифровых преобразователей значительно меньше, чем вре! мя регистрации многих регистрирующих приборов (например, печатающее устройство, перфоратор и т .п ., приборы, имеющие электромеханические узлы), то в устройстве применен двухступенчатый принцип преобразования при двухтактном режиме аналого-цифрового преобразователя.

Измеряемые,,параметры (амплитудное значение и фазовый сдвиг) предварительно преобразуются с помощью аналоговых преобразователей (менее сложных по исполнению, позволяющих

5 11138 осуществлять Ьреобразование за один период и значительно менее дорогостоящих) в постоянное напряжение, а затем с помощью типового аналогоцифрового преобразователя — в цифровой код. При каждом подключении узловой точки через коммутатор 3, управляемый дешифратором 5, к входу повторителя 4 сначала происходит преобразование в цифровой код 10 фазового сдвига и запись его буферный регистр 12, а затем — преобразование амплитудного значения и обращение к блоку 13 регистрации, который регистрирует одновременно информацию с выходов буферного регистра 12 и аналого-цифрового преобразователя 11. После регистрации результатов преобразования коммутатор

3 подключает к входу повторителя 4 20 другую узловую точку и т .д . Процесс измерения начинается с приходом сигнала "Пуск на вход устройства. Из этого сигнала формирователь 15 образует импульс, осуществляющий сброс 25 в исходное состояние счетчика 20 .адреса, триггера 18 режима и запуск аналого-цифрового преобразователя 11.

В исходном состоянии триггер-18 ЗО режима выдает разрешающий уровень на управляющий вход первого управляемого ключа 9, на третий вход элемента 2И-ИЛИ 19 и на второй вход элемента И 21. Таким образом, к вхо- З5 ду аналого-цифрового преобразователя 11 подключен выход блока 7.

По окончании преобразований в аналого-цифровом преобразователе элемент задержки 14 формирует импульс., который, проходя через второй элемент И 21, разрешает запись результата преобразования в буферный регистр 12, а также, проходя через элемент 2И-ИЛИ 19, первый элемент И 17 и элемент ИЛИ 16, переводит триггер 18 режима в новое сос тояние и осуществляет новый запуск аналого-цифрового преобразователя

11, При этом триггер 18 режима выдает разрешающий уровень на управляющий вход второго управляемого ключа 10, на четвертый вход элемента

2И-ИЛИ 19 и на второй вход третьего элемента И 22. Таким образом, к входу аналого-цифрового преобразователя .11 подключен выход блока 8. По окончании преобразований в аналого16 6 цифровом преобразователе элемент

14 задержки формирует импульс, который, проходя через. третий элемент

И 22, запускает блок 13 регистрации, а по окончании регистрации информации с выходов буферного регистра 12 и аналого-цифрового преобразователя 11 элемент задержки 23 формирует импульс . Этот импульс переводит в следующее состояние счетчик 20 адреса, а также, проходя через эле-. мент 2И-ИЛИ 19, первый элемент И 17 и элемент ИЛИ 16, возвращает триггер 18 режима в исходное состояние и вновь запускает аналого-цифровой преобразователь 11.. Затем происходит преобразование параметров следующей узловой точки и т.д. до тех пор, пока не произойдет заполнение счетчика 20 адреса, при котором на его втором выходе формируется запрещающий сигнал, поступающий на первый вход первого элемента И 17. Цикл измерения прекращается, Для проведения очередной обработки результатов решения на вход устройства необходимо подать новый сигнал

"Пуск".

В качестве базового образца выбрана аналогичная математическая машина УСИ-1, которая используется на многих предприятиях для моделирования краевых задач, описываемых уравнениями разных типов. Она имеет в своем составе 11 -С-сеточную моделирующую область и позволяет исследовать как стационарные, так и нестационарные физические поля.

Однако указанная машина, как и другие аналоги, не позволяет моделировать задачи, описываемые уравнением Гельмгольца.

При решении на предложенном устройстве краевых задач, описываемых уравнением Гельмгольца, может быть достигнут значительный экономический, эффект, размеры которого зависят от условий конкретной решаемой задачи и увеличиваются с усложнением задачи..Этот эффект возникает в первую очередь за счет экономии времени решения, При решении этой задачи с помощью средств цифровой вычислительной техники время решения примерно на порядок больше.

1113816

Составитель В. Рыбин

Редактор М. Келемеш Техред И.Асталош Корректор О. Луговая

Заказ 6621/41 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д . 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4