Устройство для приема дискретной информации

 

УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ для систем связи с решающей обратной связью, содержащее последовательно соединенные декодер , первый накопитель, первый ключ и приемник информации, анализатор, выходы сигналов Ошибка и Переспрос которого подключены к сортветствунщим входам первого элемента ИЛИ и входом блока управления, выход которого подключен к входу записи второго накопителя, а выход сигнала блокировка анализатора подключен через второй элемент ИЛИ к одному из входов второго ключа, к другому входу которого подключен выход первого элемента ИЖ, причем выход второго ключа является выходом сигнала Переспрос устройства, о тли чающееся тем, что,, с целью повьш ения достоверности приема информации, в него введены дополнительньй элемент ИЛИ, элементы И, элемент И-НЕ, триггер и элемент за держки , при этом дополнительный выход декодера через последовательно соединенные первый элемент И, триггер и второй элемент И подключен к другому входу второго элемента ИЛИ, выход триггера подключен к второму входу первого элемента И и через последовательно соединенные элемент И-НЕ и третий элемент И к управляющему входу первого ключа, к i третьему входу первого элемента И и к второму входу третьего элемен (Л та И подключен выход анализатора, вход которого объединен с входом второго накопителя и с первым входом дополнительного элемента ИЛИ, к второму входу которого подключен выход второго накопителя, а выход дополнительного элемента ИЛИ подклюсо чен к входу декодера, а второй выход блока управления подключен к четвертому входу йервого элемента И. о со к второму входу второго элемента И и к второму входу элемента И-НЕ через элемент задержки.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.„Я0„„1131031

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3309954/23 — 09 (22) 24.06.81 (46) 23.12.84.Бюл. № 47 (72) С.С.Белкания и В.Н.Анисимов (53) 621.394.14(088.8) (56) 1. Авторское свидетельство СССР № 330561, кл. Н 04 L 1/10, 1970.

2. Авторское свидетельство СССР

¹ 692106, кл. Н 04 L 17/16, 1977 (прототип).. (54) (57) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ для систем связи с решающей обратной связью, содержащее последовательно соединенные декодер, первый накопитель, первый ключ и приемник информации, анализатор, выходы сигналов "Ошибка" и "Переспрос" которого подключены к соответствующим входам первого элемента

ИЛИ и входом блока управления, выход которого подключен к входу записи второго накопителя, а выход сцгнала "блокировка " анализатора подключен через второй элемент ИЛИ к одному из входов второго ключа, к другому входу которого подключен выход первого элемента ИЛИ, причем выход второго ключа является выходом сигнала "Переспрос" устройства, о тзш H 04 L 1/10//Н 01 L 17/16 личающееся тем,что,с целью повышения достоверности приема информации, в него ввецены дополнительный элемент ИЛИ, элементы И, элемент И-НЕ, триггер и элемент задержки, при этом дополнительный выход декодера через последовательно соединенные первый элемент И, триггер и второй элемент И подключен к другому входу второго элемента

ИЛИ, выход триггера подключен к второму входу первого элемента И и через последовательно соединенные элемент И-НЕ и третий элемент И к управляющему входу первого ключа, к третьему входу первого элемента И и к второму входу третьего элемента И подключен выход анализатора, вход которого объединен с входом второго накопителя и с первым входом дополнительного элемента ИЛИ, к второму входу которого подключен выход второго накопителя, а выход дополнительного элемента ИЛИ подключен к входу декодера, а второй выход блока управления подключен к. четвертому входу первого элемента И. к второму входу второго элемента И и к второму входу элемента И-HE через элемент задержки. ключены к соответствующим входам первого элемента ИЛИ и входам блока управления, выход которого подрого. ключа, к другому входу которого подключен выход первого элемента ИЛИ, !

5 дает низкой достоверностью приема информации.

Цель изобретения — повьппение достоверности приема информации.

Поставленная цель достигается тем, что в устройство для приема дискретной информации с решающей обратной связью, содержащее последовательно соединенные декодер, первый накопитель, первый ключ и приемник информации, анализатор, выходы сигналов "Ошибка" и "Переспрос" которого подключены к соответствующим вхола "Переспрос" устройства, введены дополнительный элемент ИЛИ, элементы И, элемент И-НЕ, триггер и эле1 1131031 1

Изобретение относится к технике- содержащее последовательно соединен-! ,передачи дискретной информации и ные декодер, первый накопитель, перможет быть использовано при построе - вый ключ и приемник информации. нии систем передачи информации с анализатор, выходы сигналов "Ошибрешающей обратной связью. ка" и "Переспрос" которого подИзвестно устройство анализа кодовых комбинаций для систем с решающей. обратной связью, содержащее блоки обнаружения ошибок, динамические триг. ключен к входу записи второго накопигеры, сдвигающие региСтры Hà g раз- 1ð теля, а выход сигнала "Блокировка" рядов, предназначенные для хранения анализатора подключен через второй комбинаций во время их проверки элемент ИЛИ к одному из входов втов блоке обнаружения ошибок, сдвигающие регистры на k разрядов, предназначенные для хранения комбина- причем выход второго ключа является ций, забракованных при переспро- выходом сигнала "Переспрос" устройсах, ячейки "Запрет", логические эле- ства, а выход второго накопителя менты И, инвертор и счетчик числа объединен с выходом первого ключа, переспросов, прн этом к входу уст- первый вход которого объединен со ройства подключены одновременно вход о вторым входом второго накопителя, сдвигающего регистра íà k разрядов, а к управляющему входу первого клювход блока обнаружения ошибок и ча подсоединен выход анализатора 2 ). вход одного из сдвигающих регистров Однако известное устройство для на k разрядов, причем входы и вы- приема дискретной информации обла-. ходы последних соединены с входами трех логических элементов И, выходы которых подключены к входу второго регистра на K разрядов и второму блоку обнаружения ошибок, выходы блоков обнаружения ошибок через ячейки памяти подключены к входу логического элемента И и к входу динамических триггеров, выходы которых подключены через ячейки "Запрет" к выходам сдвигающих регистров на К разрядов, при этом выход одной ячей- 35 ки "3aпрет" подключен непосредственно к информационному входу устройст- дам первого элемента ИЛИ и вхова, а другой через логический эле- дам блока управления, выход котомент И на второй вход последней че- рого подключен к входу записи вторез псследовательно соединенные рого накопителя, а выход сигнала динамический триггер, счетчик числа "Блокировка" анализатора подключен переспросов и ячейку памяти подан через второй элемент ИЛИ к одному сигнал с другого логического элемен- из входов второго ключа, к другому та. И, объединяющий выходы блоков входу которого подключен выход перобнаружения ошибок, а к входу устрой- вого элемента ИЛИ, причем выход ства подключен сумматор по модулю второго ключа является выходом сигнадва, на второй вход которого поданы сигналы с логических элементов И, при этом выход сумматора по модулю два через ячейку "Запрет подключен к выходу устройства(11.

Однако данное устройство обладает низкой достоверностью приема информации.

Наиболее близким к изобретению SS техническим решением является уст-. ройство для приема дискретной информации с решающей обратной связью, мации. В противном случае анализатор 9 выдает сигнал "Ошибка", поступающий на первый вход блока 8 управления, а через первый элемент ИЛИ 15

"Переспрос". Одновременно из анализатора 9 на первый и третий элементы И 5 и 10 поступает сигнал, блокирующий первый ключ 4 по его управ-ляющему входу с выхода третьего элемента И 10 и разрешающий работу первого и третьего элементов И 5 и 10.

Блокирующий сигнал действует также и на последующие кодовые блоки. Кодовые блоки, начиная со второго, по сигналам из блока. 8 управления и вместе с избыточной частью записываются во второй накопитель 17. При этом адреса записываемых кодовых блоков соответствуют их порядковым номерам. По сигналу "Переспрос" из канала связи поступает комбинация переспроса в ряд последних кодовых блоков. При поступлении комбинации переспроса анализатор 9 вьщает на .второй вход блока 8 управления сигнал "Переспрос", прохождение которого через второй ключ 16 блокируется сигналом с выхода второго элемента ИЛИ 14, сформированным анализатором 9, Одновременно продолжается блокировка первого ключа 4, что предотвращает выдачу комбинации переспроса на приемник 11 информации, а сигналы из блока 8 управления, реализующие. запись кодовых блоков во второй накопитель

17, не поступают. Если при первом повторении первый кодовый блок вновь принимается с ошибкой, то процесс переспроса повторяется до его приема без ошибки. Одновременно сигналы из блока 8 управления обеспечивают saпись во второй накопитель 17 кодовых блоков, следующих за первым и храня щихся в последнем как с ошибкой, так и без ошибки без стирания кодовых блоков, принятых после первоначальной передачи и последующих повторений.

При приеме в процессе повторения первого кодового блока без ошибки цикл переспроса заканчивается. Если последующий (Второй) кодовый блок принимается с ошибкой, а во втором накопителе 17 этот блок хранится от предыдущей передачи без ошибки, то блок 8 управления производит считывание этого кодового блока из второго .накопителя 17 через дополнительные элемент

ИЛИ 1 и декодер 2 s- первый накопиз 131031 4 к управляющему входу первого ключа, к третьему входу первого элемента И и к второму входу третьего элемента И подключен выход анализатора, вход которого объединен с вхо- и второй ключ 16 на выход сигнала дом второго накопителя и с первым входом дополнительного элемента ИЛИ, к второму входу которого подключен выход второго накопителя, а выход дополнительного элемента ИЛИ подключен к входу декодера, а второй выход блока управления подключен к четвертому входу первого элемента И, ко второму входу второго элемента И и к второму входу элемента И-НЕ через

15 элемент задержки.

На чертеже представлена структурная электрическая схема предлагаемого устройства для приема дискретной информации.

Устройство для приема дискретной информации содержит дополнительный элемент ИЛИ 1, декодер 2, первый накопитель 3, первый. ключ 4, первый элемент И 5, элемент 6 задержки, второй элемент И 7, блок 8 управления, 25 анализатор 9, третий элемент И l0, приемник 1 1 информации, элемент

И-НЕ 12, триггер 13, первый и второй элементы ИЛИ 14 и 15, второй ключ 16, второй накопитель 17.

Устройство для приема дискретной информации работает следующим образом, В исходном состоянии триггер 13 устайовлен в состояние, при котором первый и второй элементы И 5 и 7 35 и элемент И-НЕ 12 открыты по соответствующим управляющим входам потенциалом с инверсного выхода триг- . гера 13, а потенциалом с одного из выходов блока 8 управления первый и 40 второй элементы И 5 и 7 заблокированы. При этом первый элемент И 5 дополнительно блокируется потенциалом с выхода анализатора 9, обеспечивающим через третий элемент И 10 удержание 45 первого ключа 4 в открытом состоянии.

Сигнал из канала связи поступает на анализатор 9 и через дополнительный элемент ИЛИ 1 в декодер 2 и одновременно подается во- второй накопи- 50 тель 17. С выхода декодера 2 информационная часть кодового блока записывается в первый накопитель 3 в первоначальном коде. Если анализатор 9 не обнаружил ошибку в первом кодо- 55 вом блоке, разрешается вывод информации из первого накопителя 3 черещ первый ключ 4 на приемник 11 инфорО31

3 1131 тель 3 взамен принятого с ошибкой из канала связи. Сигнал считывания кодового блока с блока 8 управления подается на элемент 6 задержки и первый элемент И 5, а через второй элемент И 7 и второй элемент ИЛИ 14 этот сигнал обеспечивает блокировку через управляющий вход второго ключа 16 выдачи сигнала "Переспрос".

Если при считывании второго кодового 10 блока из второго накопителя 17 ошибка не обнаружена, то с выхода декодера 2 сигнал "Ошибка" не поступает и триггер 13 сохраняет исходное состояние. При этом через время, не- lS обходимое для считывания кодового блока из второго накопителя 17 в первый накопитель 3, на выходе элемента 6 задержки появится сигнал счи тывания блока 8 управления, запреща- 20 ющий через элемент И-НЕ 12 действие сигнала блокировки анализатора 9, первый ключ 4 открывается, обеспечивая считывание информационной части второго кодового блока из первого на-2 копителя 3 в приемник 11 информации.

Если же при считывании второго кодового блока из второго накопителя 17 с выхода декодера 2 на первый элемент И 5 поступает сигнал "Ошибка" 30

1 то сигнал с выхода первого элемента

И 5 изменяет состояние триггера 13.

При этом сигнал с инверсного выхода триггера 13 блокирует прохождение через элемент И-НЕ 12 задержанного сигнала считывания блока 8 управле ния и блокировка первого ключа 4 продолжается, а через второй элемент

ИЛИ 14 сигнал "Ошибка" декодера 2 разрешает выдачу сигнала "Переспрос" с выхода второго элемента И 7.

При отсутствии ошибки во втором кодовом блоке после положительного завершения цикла переспроса кодовый блок выводится иэ первого накопителя 3. Если второй кодовый блок принят с ошибкой во всех передачах, то блокировка второго ключа 16 блоком 8 управления не производится, и процесс переспроса продолжается до правильного приема этого кодового блока. В любом случае после первой попытки при— ема второго кодового блока (независимо от его результата) блок 8 управления уменьшается на единицу ад— реса находящихся во втором накопителе 17 кодовых блоков. В процессе повторения второго кодового блока производится запись третьего и четвертого кодовых блоков во второй накопитель 17 с учетом измененного адреса. Прием третьего и последующих кодовых блоков производится аналогично приему второго кодового блока.

Таким образом, предложенное устройство для приема дискретной информации позволяет обнаруживать и исправ лять ошибки дискретной информации, а следовательно, повысить достоверность принимаемой информации.

Заказ 9628/44

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4