Частотный детектор

 

1. ЧАСТОТНЫЙДЕТЕКТОР, содержащий опорньй генератор, последовательно соединенные счетчик импульcoBf элемент памяти, цифроаналоговый преобразователь и фильтр нижних частот , выход которого подключен к выходной шине, и блок управления, первый вход которого подключен к входной шине, первый выход - к входу записи элемента памяти, второй выход -i к входу сброса счетчика импульсов, отличающийся тем, что. с целью повьшения линейности амплитудно-частотной характеристики устройства , в него введены последовательно соединенные дешифратор и делитель частоты и первый и второй ключи , первые входы которых подключены к выходу опорного генератора, вторые входы - соответственно к третьему и первому выходам блока управления, выходы - к счетным входам соответственно счетчика импульсов и делителя частоты, вход записи которого подключен к входной шине, выход - к вто рому входу блока управления, первый выход которого соединен с входом управления счетчика импульсов, выходы разрядов которого подключены к входам дешифратора, причем счетчик импульсов выполнен реверсивным, а делитель частоты в виде сдвигающего счетчика.

СОЮЗ СОВЕТСКИХ

ОЮЮВФ

РЕСПУБЛИК

4 (51) Н 03 D 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ счетчика.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3456006/24-21 (22) 21.06.82 (46) 30.01.85.Бюл. N - 4 . (72) В.В.Блатов (53) 621.317.7(088.8) (56) 1. Авторское свидетельство СССР

Р 540345, кл. Н 03 D 3/04, 1976.

2. Патент Франции Ф 2236306, кл. Н 03 D 3/04, 1974 (прототип). (54)(57) 1. ЧАСТОТНЬЙ ДЕТЕКТОР, содержащий опорный генератор, последовательно соединенные счетчик импульсов, элемент памяти, цифроаналоговый преобразователь и фильтр нижних частот, выход которого подключен к выходной шине, и блок управления, первый вход которого подключен к входной шине, первый выход — к входу записи элемента памяти, второй выход - к входу сброса счетчика импульсов, отличающийся тем, что, ъ,.SU„„1137563 А с целью повышения линейности ампли" тудно-частотной характеристики устройства, в него введены последовательно соединенные дешифратор и делитель частоты и первый и второй ключи, первые входы которых подключены к выходу опорного генератора, вторые входы — соответственно к третьему и первому выходам блока управления, выходы — к счетным входам соответст венно счетчика импульсов и делителя частоты, вход записи которого подключен к входной шине, выход — к вто рому входу блока управления, первый выход которого соединен с входом управления счетчика импульсов, выходы разрядов которого подключены к входам дешифратора, причем счетчик импульсов выполнен реверсивным, а делитель частоты в виде сдвигающего

11375б3

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что дешифратор выполнен в виде параллельных сумматоров или вычитателей, первые группы входов которых включены параллельно, а вторые группы входов подключены к шинам кодовых чисел..

3. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит триггер, одновибратор, вход которого соединен с единичным

Изобретение относится к радиотехнике и может использоваться для демо дуляции частотно"манипулированных и частотно-модулированных сигналов.

Известен многочастотный дискрими- натор частотно-модулированных сигналов, содержащий опорный генератор, счетчик импульсов, дешифратор, формирователь, пр"=-образователь, элементы и ИЛИ Г1). 1О

Однако известное устройство ХВрВК теризуется нелинейностью амплитудночастотной характеристики.

Наиболее близким по технической сущности к изобретению является демо-15 дулятор (детектор) частотно-модулированных сигналов, содержащий блок управления и счетчик, первые входы котарьх годключены к источнику такто-вых импульсов (опорному генератору). 2д

Первый и второй выходы блока управления соединены с входами счетчика,, а второй вход подключен к выходу усилителя-огра.ничителя (формирователя), соединенного с входной шиной. Выход- 2 ные шины счетчика подключены к входам запоминающего устройства (элемент памяти), вход записи которого соединен с третьим выходом блока управления. Выходы элемента памяти подключены к входам цифроаналогового преобразователя (ЦАП), выход которого через фильтр нижних частот (ФНЧ) соедя нен с выходной шиной f2) .

Недостаток данного устройства за",З5 ключается в большой нелинейности амплитудно-частотной характеристики, обусловленной тем, что выходной сигвходом триггера, и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом одновибратора, второй вход — с инверсным выходом триггера, причем единичный и нулевой входы триггера являются соответственно первым и вторым входами, а прямой выход триггера, выход одновибратора и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым, вторым и третьим выходами блока управления. нал пропорционален не частоте входно" го сигнала, а периоду его повторения.

Цель изобретения — повышение линейности амплитудно-частотной характеристики устройства.

Поставленная цель достигается тем, что в частотный детектор, содержащий опорный генератор, последовательно соединенные счетчик импульсов, элемент памяти, цифроаналоговый преобразователь и фильтр нижних частот„ выход которого подключен к выходной пина, и блок управления, первый вход которого подключен к входной шине, первый выход — к входу записи элемента памяти, второй выход — к входу сброса счетчика импульсов, введены последовательно соединенные дешифратор.и делитель частоты и первый и второй ключи, первые входы которых подключены к выходу опорного генератора, вторые входы — соответственно к третьему и первому выходам блока управления, выходы — к счетным входам соответственно счетчика импульсов к делителя частоты, вход записи кото1 рого подключен к входной шине, выход — к второму входу блока управления, первый выход которого соединен с входом управления счетчика импульсов, выходы разрядов которого подключены к входам дешифратора, причем счетчик импульсов выполнен реверсивным, а делитель частоты — в виде сдвигающего счетчика.

При этом дешифратор выполнен в виде параллельных сумматоров или вы4 читателей, первые группы входов кото1137563 4

Таким образом, при rrk = 4 t„ счетчик регистрирует число 1», которое отклоняется от линейного значения на К.

Поэтому для коррекции нелинейности характеристики детектора предваритель— но вычисляются все пороговые числа от и до Ищ, а затем после каждого цикла измерения в зависимости от величины полученного числа К в счет- чик вносится поправка. Если N<кИ < N показания счетчика уменьшаются на единицу, при М„- уменьшаются на К и т.д. В результате, отклонение выходного напряжения частотного детектора от линейного закона не превышает погрешности дискретности.

На фиг. представлена структурная электрическая схема частотного детектора; на фиг. 2 — вариант выполнения дешифратора и делителя частоты; на фиг. 3 — временные диаграммы, иллюстрирующие работу устройства.

Частотный детектор содержит опорный генератор 1, последовательно соединенные реверсивный счетчик 2 импульсов, элемент памяти 3, цифроаналоговый преобразователь 4 и фильтр нижних частот 5, последовательно соединенные дешифратор 6 и делитель 7 частоты (с переменным коэффициентом деления), а также. блок 8 управления, первый и второй ключи 9 и 10, входную 11 и выходную 12 шины.

Блок управления 8 содержит триггер 13, одновибратор 14, вход которого соединен с единичным входом триггера 13, и элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 15. Первый вход последнего соединен с выходом одновибратора 14 второй вход — с инверсным выходом триггера 13., 2

g !

2 Ъ

-смакс с макс

1, и

YA = 3 с макс нала. рых включены параллельно, а вторые группы входов подключены к шинам кодов кодовых чисел.

Кроме того, блок управления содер жит триггер, .одновибратор, вход которого соединен с- единичным входом . триггера, и элемент ИСКЛЮЧАЮЩЕЕ -KIH первый вход которого соединен с вы" ходом одновибратора, второй вход " с инверсным йыходом трйггера, причем 1Q единичный и нулевой входы триггера являются соответственно первым и вторым входами, а прямой выход триггера, выход одновибратора и выход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым, вторым и третьим выходами блока управления.

Принцип работы. устройства основан на измерении периода сигнала. Каждый период сигнала заполняется импульсами опорной частоты, следующими с час" татой f которая значительно выше частоты сигнала К . При этом счетчик регистрирует число

4 . с о 1

Ч= Р . с смакс Исмакс смахс где К вЂ” максимальная частота сигс blate нала

ЗО

Это число однозначно связано с по" казанием частотного детектора. Разложим N по степеням < f и, ограничившись первыми двумя членами, запишем З5

Отсюда следует, что показания уст.. ройства не пропорциональны Е1 > причем второе слагаемое характеризует .отклонение !! показаний детектора от линейной зависимости. Отклонение 45 сИ=1, равное погрешности дискретности лолучаетоа нри значении h f

fr„ !f . При IN=K находим ьКа= лт„. ;7 ., К=ш определяется соотношением 50

55 гд 4 cMANc cM>lH fgMN4 минимальная частота сигПервые входы ключей 9 и 1О подключены к выходу генератора f выходык счетным входам соответственно счетчика 2 и делителя 7. Входы дешифратора 6 подключены к выходам разрядов счетчика 2. Вход записи делителя 7 и первый вход блока 8 (единичный вход триггера 13) подключены к входной шине 11. Второй вход блока 8 (нулевой вход триггера 13) подключен к выходу делителя 7. Первый выход блока 8 (прямой выход триггера !3) соединен с входом записи элемента памяти 3, входом управления счетчика 2 и вторым входом ключа 10. Второй выход блока 8 .(выход одновибратора 1.4) соеединен с входом сброса счетчика 2.

1137563

Третий выход блока 8 (выход элемента

ИСКЛ10ЧА10ЩЕЕ ИЛИ 15) соединен с вторым входом ключа 9. Выход фильтра 5 подключен к выходной шине 12.

На фиг. 2 приведены дешифратор 6 и делитель 7. Дешифратор 6 выполнен в виде параллельных сумматоров (или вычитателей) 16, количество которых равно m — количеству пороговых чисел.

Первые группы входов дешифраторов 16 включены параллельно, а на .вторых группах входов установлены коды зара нее вычисленных пороговых чисел с до N . Делитель 7 выполнен в виде сдвигающего счетчика, например в вице счетчика на регистрах с перекрестными связями {счетчик Джонсона) причем цепи установки делителя 7 на фиг. 2 отдельно не раскрыты.

Частотныи детектор работает сле- 20 дующим образом.

На входную; шину 11 устройства поступают входные импульсы (фиг.30), которые запускают одновибратор 14.

Импульсы одновибратора 14 {фиг. 32) имеют фиксированную длительность, превышающую в / 1 — интервал времени, который требуется для коррекции. Задним фронтом импульса одновибратора

14 счетчик 2 устанавливается в нуле- З0 вое состояние, ключ 9 открывается напряжением с выхода элемента ИСКАЮЧА10ЩЕЕ ИЛИ 15 и на счетчик 2, работающий в режиме сложения, поступают опорные импульсы с выхода генератора 3g

1. Значение числа (фиг. 38) в счетчике 2 растет. Поскольку число kо И обычно в несколько раз больше емкос.— ти счетчика 2, процесс после его за" полнения периодически повторяется. .40

В момент прихода следующего входного импульса запускаются триггер 13 и одновибратор 14> причем одновибратор

14 запускается передним„ а триггер

13 — задним фронтом импульса. Напря- 45 жение с инверсного выхода триггера

«

13 и одновибратора 14 поступает на элемент ИСКЛ10ЧА10ЩЕЕ ИЛИ, на выходе которого формируется управляющее напряжение (фиг. 3g), запирающее ключ 50

9 на время длительности входного импульса, выбра.иной с таким расчетом, чтобы переходные процессы в счетчике

2 и дешифраторе 6 к моменту его окончания закончились. Число N, зафикси- 55 рованное счетчиком 2 {с поправкой на длительность импульса одновибратора

14), характеризует частоту сигнала.

Код числа Ц поступает на входные шины дешифратора 6, определяющего соответствующее число К вЂ” необходимую поправку, которую следует внести в. показания счетчика 2. Код числа К с выходов дешифратора б поступает на входные шины делителя 7, куда записывается задним фронтом входного импульса (фиг.ЗР). Импульс с прямого выхода триггера 13 открывает ключ 10 и по входу управления переключает счетчик

2 в режим вычитания. Ключи 9 и 10 открываются одновременно и на делитель 7 и счетчик 2 начинают поступать опорные импульсы. На выходе делителя

7 появляется импульс, когда число опорных импульсов, поступивших на его вход, оказывается равным значению поправки К. Выходной импульс делителя 7 возвращает триггер 13 в исходное состояние, ключи 9 и 10 закры1 ваются. Поскольку на счетчик 2, работающий в режиме вычитания, поступи,ло К импульсов, результат равен N-К, т.е. скорректированному показанию счетчика. ладним фронтом импульса

{фиг. 36), поступающего на вход записи элемента памяти 3, содержимое . счетчика 2 заносится в память.:Элемент задержки в цепи записи, рассчитанный на длительность переходных процессов в счетчике 2 на фиг. 1 не показан, так.как его можно отнести к элементу памяти 3. С помощью преобразователя 4 и фильтра 5 число, записанное в элемент памяти 3, преобразуется в напряжение, которое линейно связано с частотой входного сигнала. По окончании импульса одновибратора 14 счетчик 2 устанавливается в нулевое состояние, ключ 9 открывается и процесс повторяется.

Наилучшим образом предлагаемое устройство реализуется при выполнении дешифратора 6 и делителя 7 в со. ответствии с фиг. 2. В этом случае на первые группы входов дешифраторов

16 — параллельных сумматоров {вычитателей), поступает код числа 1 с выходов разрядов счетчика 2, а на вторые группы - коды пороговых чисел N1p ° ° IN 9 «Nfrrii

Если дешифраторы 16 являются вычитателями, то используется сигнал займа, который появляется на выходе, если вычитаемое. больше уменьшаемого.

Если в качестве дешифраторов 16 используются сумматоры, т >гда код одЮ аю смочи!!аУ

7 1137 ного из чисел на входах каждого сум- матора 16 представляется в инверсном виде (например число N снимается с инверсных выходов счетчика 2), при этом используется сигнал переноса, кэторый появляется при Йт N< . В результате на выходах сумматоров (вычитателей) 16, для которых число N больше пороговых чисел, появляются,, например, логические единицы, а на 10 выходах дешифратора 16, для которых

N меньше или равно пороговым значе-!! !! ниям, появляются логические нули

Следовательно, число К равно количеству логических "единиц" на выходах сумматоров (вычитателей) . Код числа К подается на установочные шины делителя 7, в качестве которого используется сдвигающий счетчик.

Установка первого (левого) регистра 2О пронзводйтся дешифратором 16 сй>М!!!, следующего - с g > N>., и т.д. Последний (выходной) регистр устанавлива563 8 ется дешнфратором с N > N< . В результате число К записывается в сдвигающий счетчик в виде нулевого состояния К правых регистров, остальные регистры устанавливаются в единичное состояние. При поступлении на вход сдвигающего счетчика опорных импульсов единицы начинают, сдвигаться вправо. Через К импульсов первая единица поступает на выход сдвигающего регист ра, т.е. делителя 7, и используется как выходной сигнал для установки триггера 13 в начальное состояние.

Таким образом, выполнение час!готного детектора по.изобретению сущест. венно повышает линейность его амплитудно-частотной характеристики, которая практически в результате кор,рекции не отличается от линейной, поскольку отклонение от линейного закона не превышает погрешности . дискретности, т.е. одной ступеньки (шага) преобразователя 4.

11375б3

Составитель С.Николаев

Редактор .М.Келемеш Техред Т.Маточка . Корректор О.Билак

Заказ 10539/41 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Филиал ППП "Патент", r.Óæãîðoä ул.Пооектнля 4