Устройство для приема многочастотных сигналов

 

УСТРОЙСТВО ДЛЯ ПРИЕМА МНОГО .ЧАСТОТНЫХ СИГНАЛОВ по авт.св. № 906024, отличающееся тем, что, с целью повышения помехоустойчивости при линейных искажениях, в него введены два вычислительных блока, блок постоянной памяти и оперативный запоминающий блок, при этом выход второго коммутатора подключен к другому входу блока памяти через первый вычислительный блок, а дополнительные выходы блока управления соединены с управляющими входами блока постоянной памяти, выход которого подключен к первомувходу второго вычислительного блока, оперативного запоминающего блока, к сигнальному входу которого подключен выход второго вычислительного блока, первого вычислительного блока, к второму входу которого подключен выход оперативного запоминающего блока, и второго вычислительного блока, к второму входу 3 ko которого подключен выход второго коммутатора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) 4(51) Н 04 L 27/22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (61) 906024 (21) 3653637/24-09 (22) 18.10.83 (46) 07.02.85. Бюл. У 5 (72) Н.П.Суворов, В.А.Вязовский и M.È.Öûáà (53) 621. 394.62(088.8) (56) 1. Авторское свидетельство СССР

N 906024, кл. Н 04 L 27/22, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПРИЕМА МНОГО.ЧАСТОТНЫХ СИГНАЛОВ по авт.св.

У 906024, отличающее с я тем, что, с целью повышения помехоустойчивости при линейных искажениях, в него введены два вычислительных блока, блок постоянной памяти и оперативный запоминающий блок, при этом выход второго. коммутатора подключен к другому входу блока памяти через первый вычислительный блок, а дополнительные выходы блока управления соединены с управляющими входами блока постоянной памяти, выход которого подключен к первому входу второго вычислительного блока, оперативного запоминающего блока, к сигнальному .входу которого подключен выход второго вычислительного блока, первого вычислительного блока, к второму входу которого подключен выход оперативного запоминающего блока, и второго вычислительного блока, к второму входу которого подключен выход второго коммутатора.

955 к первому входу выходного согласующего блока, второй вход которого соединен с вторым выходом блока управления, третий выход которого подключен к второму входу осйовного вычислительного блока, а также коммутаторы, дополнительные вычислительные . блоки и аналого-цифровой преобразователь, выход которого подключен к

10 сигнальному входу первого коммутатора, выходы которого соединены с одними входами дополнительных вычислительных блоков, выходы которых подключены к соответствующим входам второго коммутатора, управляющий вход которого соединен с четвертым выходом блока управления, соответствующие выходы которого подключены к другим входам дополнительных вычислительных блоков, причем выход входного усилителя соединен с первым входом аналого-цифрового преобразователя, второй вход которого соединен с пятым выходом блока управления, шестой выход которого подключен к управляющему входу первого коммутатора, а выход второго коммутатора соединен с другим входом блока памяти, введены два вычислительных блока, блок постоянной памяти и оперативный запоминающий блок, при этом выход

4 второго коммутатора подключен к другому входу блока памяти через первый

1 вычислительный блок, а дополнительные выходы блока управления соединены с управляющими входами блока постоянной

35 памяти„ выход которого подключен к первому входу второго вычислительного блока, оперативного запоминающего блока, к сигнальному входу которого подключен выход второго вычис40 лительного блока, первого вычислительного блока, к второму входу которого подключен выход оперативного запоминающего блока, и второго вычислительного блока, к второму входу которого подключен выход второго коммутатора.

На фиг, 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 — эпюры напря"

1 1138

Изобретение относится к технике связи и можит использоваться для приема информации в проводных, радио, радиоприемных и.космических линиях связи.

По основному авт.св. Р 906024 известно устройство.для -приема много" частотных сигналов,, содержащее входной усилитель, выход которого через блок синхронизации подключен к входу блока управления, первый выход которого соединен с одним входом блока памяти, выход которого соединен с первым входом основного вычислительного блока, выход которого подключен к первому входу выходного согласующего блока, второй вход которого соединен с вторым выходом блока управления, третий выход которого под1 ключен к второму входу основного вычислительного блока, а также коммутаторы, дополнительные вычислительные блоки и аналого-цифровой преобразователь, выход которого подключен к сигнальному входу перво— го коммутатора, выходы которого соединены с одними входами дополнительных вычислительных блоков, выходы которых подключены к соответствующим входам второго коммутатора, . управляющий вход. которого соединен с четвертым выходом блока управления, соответствующие. выходы которого подключены к другим входам дополнительных вычислительных блоков, причем выход входного усилителя соединен с первым входом аналого-цифрового преобразователя второй вход которого соединен с пятым выходом блока управления, шестой выход которого подключен к управляющему входу первого коммутатора, а выход второго коммутатора соединен с другим входом блока памяти fl j .

Однако известное устройство. имеет низкую помехоустойчивость при линейных искажениях.

Цель изобретения — повышение помехоустойчивости при линейных искажениях.

Указанная цель достигается тем, что в устройство для приема многочас-50 тотных сигналов, содержащее .входной усилитель, выход которого через блок синхронизации подключен к входу блока управления, первый выход которого соединен с одним входом блока памяти, выход которого соединен с первым входом основного вычислитель- ного блока, выход которого подключен жений, поясняющие его работу.

Устройство для приема многочастотных сигналов содержит. входной усилитель 1, аналого-цифровой преобразователь(АЦП)2, первый. коммутатор 3, блок 4 синхронизации, основной вычислительный блок 5,.выходной согласующий. блок 6, второй коммутатор 7, блок

8 постоянной памяти, оперативный запоминающий блок 9, первый и второй

3 1138 вычислительные блоки 10 и ll; блок

12 памяти, дополнительные вычислительные блоки 13 — 15, блок 16 управления, имеющий один вход 16,1 и тринадцать выходов 16, 2-16.14.

Устройство работает следующим образом.

Усиленные входным усилителем 1 сигналы(фиг. 2g) поступают на вход блока 4 синхронизации, который опре- 10 деляет -границы посылок (начало и конец каждого такта работы устройства) и выдает управляющие сигналы (фиг. 2б) на вход 16.1 блока 16 управления. По каждому управляющему сигналу формируется на первом выходе

16.2 блока 16 управления в течение такта работы устройства серия тактовых импульсов (фиг. 2 Ц, требующаяся для работы АЦП 2.

При этом по каждому управляющему сигналу фиг.: 2о)блок 16 управления, формируя управляющий сигнал на своем втором выходе 16.3(фиг. 2, однозначно определяет номер вычислительного блока, в который на данный момент необходимо записывать отсчеты входно—

ro сигнала с выхода АЦП 2, т.е. управляет первым коммутатором 3. Кроме того, блок 16 управления с помощью

30 сигналов с третьего, четвертого и. пятого выходов 16.4-16.6{фиг. 2,В,Ж) управляет работой дополнительных вычислительных блоков 13-15, которые поочередно выполняют над массивом отсчетов входного сигнала следующие операции; запись этих отсчетов в соответствующий дополнительный вычислительный блок; вычисление быстрого преобразования Фурье, а также выдачу результатов из соответствующего до- 4о полнительного вычислительного блока в последующие блоки предлагаемого .устройства.

Через два такта работы устройства,45 т.е, когда один из дополнительных вычислительных блоков 13-15 готов выдать результаты вычисления быстрого преобразования Фурье, с шестого выхода 16.7 блока. 16.управления подает-50 ся управляющий сигнал(фиг. 21) на управляющий вход второго коммутатора

7, который . однозначно определяет, из какого дополнительного вычислительного блока 13-15 через второй комму-. 55 татор 7 должны быть выданы результаты для последующей обработки. При этом на седьмом выходе 16.8 блока

955 4

l6 управления формируется серия тактовых импульсов(фиг. 2 ц) и последовательность адресов, необходимых для считывания из блока 8 постоянной памяти информации Одновременно на восьмом выходе 16.9 блока 16 управления формируется управляющий сигнал (фиг. 2 1 ), под действием. которого второй вычислительный блок 11 осуществляет операцию деления комплексных чисел. Причем на девятом выход 16.10 блока 16 управления формируются все необходимые сигналы (фиг. 2 g) для осуществления операции записи информации. в оперативный запоминающий блок 9.

Кроме того, на десятом выходе

16.11 блока 16 управления формируется управляющий сигнал(фиг. 2 а),необходимый для осуществления операции умножения комплексных чисел в первом вычислительном блоке -10 а на одиннадцатом его выходе 16.12 — сигнал (фиг. 2 р), по которому осуществляется запись результатов умножения комплексных чисел первым вычислительным блоком 10 в блок 12 памяти.

С началом пятого такта работы устройства на одиннадцатом выходе

16.12 блока 16 управления формируется сигнал (фиг. 2 4) необходимый для выдачи информации из блока 12 памяти в основной вычислительный блок 5. При этом на двенадцатом и тринадцатом выходах 16,13 и 16,14 блока 16 управления формируются управляющие сигналы(фиг. 2. 0 A) для управления работой. основного вычислительного блока 5 н выходного согласующего блока 6 соответственно.

Устройство для приема многочастотных сигналов .с коррекцией линейных искажений работает в двух режимах (режиме настройки и рабочем режиме) .

В режиме настройки в канал связи в течение одного такта-передается эталонный сигнал(фиг. 2ц), имеющий спектр g (j И), у: которого. равно.мерные, амплитудные и линейные фазо.вые составляющие..Эталонный сигнал проходит по реальному -каналу связн, имеющему комплексный коэффициент передачи Киваю (1 @) "реал()+) ="и 1 "1) "иск(>> у

1!38955 где К> (1ц) — комплексный коэффициент передачи идеального канала;

К „(у} — комплексный коэффициент искажений спектра. сигна- 5 ла, g÷èòûÂÿþùèé HBJIH чие отклонений АЧХ и

ФЧХ от идеальных значений.

Усиленный входным усилителем 1 . 10 эталонный сигнал. поступает -на-сигнальный вход АЦП 2,. на его управляющий вход поступает. серия импульсов с первого выхода 16,2 .блока 16 управления. В АЦП 2 происходит дискретизация 15 по частоте и квантование по уровню посылки эталонного сигнала. Отсчеты эталонного сигнала в .течение длительности первого. такта в цифровом виде через первый коммутатор 3 подаются 20 на дополнительный вычислительный блок

13 и записываются.в нем. Для выполнения- этой, операции блок 16 управления вь1цает соответствующие управляющие сигналы. 25

На втором такте работы-дополнительный.вычислительный блок 13 под действием соответствующего управляющего сигнала производит. обработку отсчетов эталонного сигнала путем вычисле- З0 ния быстрого преобразования Фурье, f т. е. определяет проекции (синусные и косинусные) составляющих эталонного сигнала на частоты, кратные основной частоте. Совокупность, этих проекций

35 представляет собой комплексный спектр эталонного сигнала, прошедшего через реальный канал связи g pygmy(163).

На тРетьем такте. отсчеты g рео„(1Ы} через. второй коммутатор 7 .подаются

40 на первый сигнальный вход второго вычислительного блока 11. Одновременно из блока 8,постоянной памяти на второй сигнальный вход второго вычислительного блока подаются комп45 лексные отсчеты спектра эталонного сигнала, .прошедшего через идеальный канал связи

50 которые записаны в блоке 8 и хранят" ся в нем постоянно.

Зная комплекдные .спектры .эталонного сигнала. идеального и реального каналов связи, можно определить комплексный коэффициент искажений спектра сигнала К„ „(1<д), а в виде обратной ему величины — комплексный коэффициент коррекции .Операцию деления. этих двух комп." лексных величин выполняет второй вычислительный блок 11.

Отсчеты комплексного коэффициента коРРекции К „о (1 1)постУпают на сигнальный вход оперативного запоминающего блока 9.и записываются в его память. На этом режим настройки заканчивается.

Таким образом, после осуществления режима настройки оперативный запоминающий блок 9 в виде отсчетов

К„ „(1,ц)содержит информацию о том, как необходимо скорректировать принимаемые информационные посылки в рабочем режиме, чтобы устранить искажения, вносимые неравномерностью АЧХ и нелинейностью ФЧХ реального канала связи.

В рабочем режиме посылки информационного сигнала, имеющие комплексный спектр (1ы) проходят через реальР ный канал, на выходе которого они принимаются в искаженном виде.

Коплексный спектр этих посылок (Ig) описывается выражением йс

Начиная с второго такта, искажен-. ные посылки информационного сигнала

Q > „(j (d) с выхода входного усилителя

1 поступают на сигнальный в од АЦП 2, где происходит их дискретизация и квантование. Полученные дискретные сигналы поступают в виде отсчетов через первый коммутатор 3 на сигнальные входы дополнительных вычислительных блоков 13-15, которые производят запись отсчетов в память, обработку т.е. вычисление быстрого преобразо.— вания Фурье)!, а также выдачу результатов обработки информационного сигнала в .виде проекций (синусных и косинусных)на частоты, кратные основной частоте1 т.е. комплексного спектра информационного. сигнала, прошедшего реальный канал связи), через второй коммутатор 7 на первый сигнальный вход первого вычислительного блока 10

1138

Очередность работы дополнительных вычислительных блоков 13-15, а также коммутация их выходов в момент выдачи результатов на первый сигнальный вход первого вычислительного блока

l0 устанавливаются блоком 16 управления путем подачи на управляющие входы .этих блоков соответствующих управляющих сигналов.

Первая выдача комплексного спектра искаженного информационного сигнала 5 (1И на первый сигнальный вход ис первого вычислительного блока 10 осуществляется на четвертом такте из дополнительного вычислительного блока 15, так как первая информационная посылка рабочего сигнала на втором такте записана в память этого дополнительного вычислительного блока, на третьем такте этот дополнительный вычислительный блок производит ее обработку, а начиная с четвертого такта производится выдача результатов обработки.

Начиная с четвертого такта, блок

16 управления выдает соответствующие управляющие сигналы, под действием которых из оперативного запоминающего блока 9 выдаются отсчеты комплексного коэффициента коррекции К„ (ц) .которые записаны в него в течение третьего такта. работы предлагаемого устройства в режиме частройки на второй сигнальный вход первого вычислительного блока 10.

На первый сигнальный вход первого вычислительного блока 10 поступают отсчеты комплексного спектра информационного сигнала, прошедшего через реальный канал связи бgc< (1ц). По соответствующему управляющему сигналу О

40 из блока 16 управления первый вычислительный блок 10 производит операцию умножения этих комплексных спектров.

В результате умножения получают отсчеты комплексного спектра информаци-45 онного сигнала в виде

Таким образом, на выходе первого вычислительного блока 10 корректиру- 55 ется информационный сигнал.и снижается влияние линейных амплитудно-частотных и фазочастотных искажений, 955 8 обусловленных неидеальным. каналом связи.

Отсчеты комплексного спектра информационного сигнала5 (1р), соотЬЬФ ветствующие синусным и косинусным проекциям информационного. сигнала на канальные частоты,- с выхода первого вычислительного- блока 10 поступают в блок 12 памяти, который под действием. соответствующего управляющего сигнала записывает их в свою память.

На пятом такте работы. очередная посылка рабочего сигнала, пройдя описанную обработку, будет также записана в память блока 12 памяти.

Таким образом, в блоке 12 памяти на пятом такте имеется информация о двух смежных информационных посылках рабочего сигнала, т.е. синусные и косинусные проекции информационного сигнала на канальные частоты на двух смежных посылках.

По соответствующему управляющему сигналу информация о двух смежных посылках выдается в основной вычислительный блок 5, который на основе анализа этих проекций определяет l принятую информацию и через выходной согласующий блок 6 выдает ее потребителю. Для работы основного выЧислительного блока 5 и выходного согла-, сующего блока 6 блок 16 управления выдает соответственно управляющие сигналы.

Очередная посылка рабочего сигнала, принятая на 1 -м такте, обрабатывается и записывается в блок 12 памяти вместо информации, записанной . на (i-2) такте.

Таким образом, в любой момент времени в блоке 12 памяти всегда сохраняется информация о двух смежных ф-й и (i-1) посылках. Дальнейшая обработка посылок производится по описанному принципу работы предлагаемого устройства.

Таким образом, введение в предлагаемое устройство дополнительных блоков позволяет повысить помехоустойчивость при наличии линейных искажений в канале связи путем коррекции этих искажений. Коррекция линейных искажений осуществлявтся в реальном масштабе времени. цифровыми методами, что обеспечивает высокую точность, стабильность, повторяемость и не требует подстройки с течением времени.

I l 38955

@ ИПИ Заказ 10707/45 Тираж 653 Подписное

@Вчиной БЗП ПзтВБ% р F э УЮГРДОД у >43 о ПРОюктнжЯ р 4