Устройство преобразования адамара для цифровых последовательностей

 

УСТРОЙСТЮ ПРЕОБРАЗОВАНИЯ АДАМАРА ДЛЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ , содержащее генератор тактов , регистры, группы элементов И, сумматор, отличающееся тем, что, с целью упрощения устройства , оно содержит два счетчика, блок преобразования в допопнительный код и сумматор по модулю два, причем выход генератора тактов подключен к первым входам элементов И первой группы и к синхронизирующему входу первого регистра, последовательней информационный вход первого регистра подключен к источнику единичного сигнала, а установочный вход первого регистра - к выходу первого элемента И первой группы , выход (wi-l)-ro разряда первого регистра (тразрядность обрабатываемых чисел) подключен к второму входу первого элемента И первой группы, инверсный выход гл-го разряда первого регистра подключен к второму входу второго элемента И первой группы, к управляющему входу записи второго регистра и счетному входу первого счетчика, выходы разрядов которого с первого по п -и ( - число функций Уолша в базисной системе) подключены к первым входам соответствующих элементов И второй группы, выход П -го разряда первого счетчика подключен к счетному входу второго счетчика, вьпсоды разрядов которого с первого по П -и подключены к вторым входам соответствующих элементов И второй группы, выходы которых подключены к входам сумматора по модулю два, выход сумматора по модулю два под (Л ключен к управляю«цему входу блока преобразования в дополнительный код, выход которого подключен к первому входу сумматора, второй вход сумматора является информационным входом устройства, а выход сумматора поразрядно подключен к инфор:л мационньв4 входам первой группы из т разрядов второго регистра, сдвигающий вход которого подключен к р ;о выходу второго элемента И первой группы, выход первой группьт из m разрядов второго регистра подключен к инфо1Я4ацнонному входу блока преобразования в дополнительный код, выход группы из га разрядов второго регистра является выходом устройства .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l 9) (l l) 4(Sl) G 06 Р 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3575578/24-24 (22) 07.04.83 (46) 15.05.85. Бюл. Ф 18 (72} Г.Д. Вачиберидзе, Л.В. Петров и М.А. Мкртычян (53) 681.3(088.8) (56) Авторское свидетельство СССР

)1l 918952, кл. G 06 F 15/33 2, 1980.

Авторское свидетельство СССР

Ф 951320, кл. G 06 F 15/332, 1980. (54)(57) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ

АДАМАРА ДЛЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее генератор тактов, регистры, группы элементов И, сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит два счетчика, блок преобразования в дополнитель- ный код и суиматор по модулю два, причем выход генератора тактов подключен к первым входам элементов И первой группы и к синхронизирующему входу первого регистра, последовательный информационный вход первого регистра подключен к источнику единичного сигнала, а установочный вход первого регистра — к выходу первого элемента И первой группы, выход (ю-1)-го разряда первого регистра (tn- разрядность обрабатываеиых чисел) подключен к второму входу первого элемента И первой группы, инверсный выход р -го разряда первого регистра подключен к второму входу второго элемента И первой группы, к управляющему входу записи второго регистра и счетному входу первого счетчика, выходы разрядов которого с первого по д -й (2" — число функций Уолша в базисной системе) подключены к первым входам соответствующих элементов

И второй группы, выход П -го разряда первого счетчика подключен к счетноиу входу второго счетчика, выходы разрядов которого с первого

no Ct -й подключены к вторым входам соответствующих элементов И второй группы, выходы которых. подключены к входам сумматора по модулю два, выход сумматора по модулю два подключен к управляняцему входу блока преобразования в дополнительный код, выход которого подключен к первому входу сумматора, второй вход сумматора является информационным входом устройства, а выход сумматора поразрядно подключен к информационным входам первой группы из ш разрядов второго регистра, сдвигающий вход которого подключен к выходу второго элемента И первой группы, Выход первой группы из m разрядов второго регистра подключен к информационному входу блока преобразования в дополнительный код, выход 2"-й группы из m разрядов второго регистра является выходом устройства.

1 1 5609 0

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки звуковых и видеосигналов, для цифровой фильтрации и т.д.

Целью изобретения является упрощение устройства.

Функциональная схема устройства представлена на чертеже.

Схема содержит генератор тактов регистр 2 сдвига, блок 3 преобразования в дополнительный код, сумматор 4, регистр 5 сдвига, элементы

И 6 и 7, счетчик 8, сумматор по модулю два 9, счетчик 10 элементы

И 11.

Устройство работает следующим образом.

На вход элементов И 11 последовательно поступают отсчеты F (к) входного сигнала (К = 1-2, Π— пои рядок преобразования), представленные m ðàçðÿäíûìè двоичными числами.

Значения аргумента (номера К отсчетов) отсчитываются счетчиком 10. Г

При каждом значении аргумента последовательно формируются значения всех

2" функций Уолша, которые поступают на управляющий вход блока 3 преобразования в дополнительный код. В формировании функций Уолша участвуют счетчик 8, группа элементов И 7 и сумматор по модулю два 9 ° Промежуточные преобразованные результаты накапливаются в m 2 -разрядном реп гистре 5 сдвига. Каждому коэффициенту преобразования соответствует группа из т разрядов регистра 5.

Последующее промежуточное значение

С 1 коэффициента получается в результате операции F(k) + С, выполняемой при помощи блока 3 преобразования в дополнительный код и сумматора 4, причем знак операции определяется значением функции Уолша.

Управление регистром 5 при считывании промежуточных результатов и записи новых осуществляются импульса1О ми, вырабатываемыми регистром 2 сдвига совместно с элементами И 6. Цикл работы блоков 2 и 6 составляет m тактов, в течение которых регистр. 2 заполняется единицами, а затем сбра15 сывается на ноль по установочному входу R. При этом в начале каждого цикла синхронизируется прием результата суммирования на сумматоре 4 в первую группу из m разрядов ре2О гистра 5, затем в течение m тактов осуществляется сдвиг информации из каждой предыдущей группы из ш разрядов в последующую группу. Результаты преобразования после обраи

25 ботки 2 — ro входного отсчета хранятся в регистре 5 и могут последо— вательно выводиться через последнюю группу из m р аз рядов .

Предлагаемое устройство значительно проще известного. Так для обработки входной матрицы размерностью 256 х 256 в известном устройстве требуется 65536 сумматоров, для матрицы 1024 х 1024 — 1048576 сумма35 торов и т.д., тогда как предлагаемое решение позволяет обойтись одним сумматором независимо от размерности матрицы.

ВНИИПИ Закаэ 3148/47 Тираж 710 Подписное

Филиал ППП "Патент", г.Ужгород, ул. Проектная, 4