Устройство для синхронизации с контролем

 

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ С КОНТРОЛЕМ, содержащее задаю-; щий генератор, п элементов задержки ( где h - число каналов), п блоков вьфаботки синхросигналов, причем каждьй блок выработки синхросигналов содержит регистр сдвига, многовходовой элемент И, причем -й разряд (где 1 1, 2, ..., I.) регистра сдвига содержит четыре элемента И, два элемента НЕ, два триггера, причем выход задающего генератора соединен с входами элементов задержки, вход запуска устройства соединен с управляющими входами блоков выработки синхросигналов, первая группа выходов которых является первой группой выходов устройства, причем в каждом блоке выработки синхросигналов выходы первого и второго элементов И i-ro разряда регистра сдвига соединены соответственно с единичнг 1 и нулевым входами первого триггера 1-го разряда регистра сдвига, выходы третьего и четвертого элементов И i-ro разряда регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера -разряда регистра сдвига, выход первого триггера ( i + 1)-го разряда регистра сдвига соединен с первым входом третьего элемента И ( i + + 1)-го разряда регистра сдвига и является ( i + 1)-м выходом первой группы выходов блока выработки синхросигналов , второй вход третьего элемента И i-ro разряда регистра сдвига соединен с выходом первого элемента НЕ 1-го разряда регистра сдвига, выход второго элемента НЕ i-ro разряда регистра сдвига соединен с первым входом четвертого элемента И 1-го разряда регистра сдвига , прямою выходы вторых триггеров 9 разрядов с первого по ( L.- 1)-й ре (Л гистра сдвига соединены с первыми входа.-ш вторых элементов И соответствуклцих разрядов регистра сдвига и с первыми входами первых элементов Q И последующих разрядов регистра сдвига соответственно, прямой выход первого триггера первого разряда регистра сдвига соединен со втор1ым Од входом третьего элемента И первого разряда регистра сдвига, со вторым ;о входом четвертого элемента И .L, -го со разряда регистра сдвига и является 00 первым выходом первой группы выходов блока выработки синхросигналов, инверсные выходы первых триггеров i-x разрядов регистра сдвига соединены соответственное с входами многовходового элемента F, выход которого соединен с первым входом первого элемента И первого разряда регистра сдвига, прямой выход второго триггера Ц-го разряда регистра сдвига соединен с первым входом второго элемента И L-го разряда регистра сдвига, тактовый вход блока выработ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 4(59 G 06 F 1 04

OllHCAHHE NSOEPE TEHHA:

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И. ОТКРЫТИЙ (21) 3584347/24-24 (22) 21.04.83 (46) 15,06.85. Бюл. N9 22 (72) А.П.Запольский, В.Б.Шкляр, А.В.Олейник и Л.В.Пронько (53) 681..3(088.8) (56) 1. Авторское свидетельство СССР

9 717774, кл. G 06 F 15/16, 1976 °

2. Авторское свидетельство СССР

У 1012228, кл. С 06 F 1/04, 1981 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ СИНХРОНИ-.

ЗАЦИИ С КОНТРОЛЕМ, содержащее задаю- щий генератор, и элементов задержки (где h - ч и сoл о o к а н а лоoв )), и блоков выработки синхросигналов, причем каждый блок выработки синхросигналов содержит регистр сдвига, многовходовой элемент И, причем i--й разряд (где = 1, 2, ..., !. ) регистра сдвига содержит четыре элемента И, два элемента НЕ, два триггера, при чем выход задающего генератора соединен с входами элементов задержки, вход запуска устройства соединен с управляющими входами блоков выработки синхросигналпв, первая группа выходов которых является первой группой выходов устройства, причем в каждом блоке выработки синхросигналов выходы первого и второго элементов И

i-го разряда регистра сдвига соединены соответственно с единичюм и нулевым входами первого триггера

i-го разряда регистра сдвига, выходы третьего и четвертого элементов

И 1-го разряпа регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера

i-разряда регистра сдвига, выход первого триггера (1 + 1)-го разряда регистра сдвига соединен с первым входом третьего элемента И (1 +

+ 1)-го разряда регистра сдвига и является (+ 1)-м выходом первой группы выходов блока выработки синхросигналов, второй вход третьего элемента И j-ro разряда регистра сдвига соединен с выходом первого элемента НЕ 1-го разряда регистра сдвига, выход второго элемента НЕ

i-ro разряда регистра сдвига соеди« нен с первым входом четвертого эле1 мента И i-ro разряда регистра сдвига, прямые выходы вторых триггеров разрядов с- первого по (L 1)-й регистра сдвига соединены с первыми входа. и вторых элементов И соответствующих разрядов регистра сдвига и с первыми входами первых элементов

И последующих разрядов регистра сдвига соответственно, прямой выход первого триггера первого разряда регистра сдвига соединен со вторым входом третьего элемента И первого разряда регистра сдвига, со вторым входом четвертого элемента И .l„ --ro разряда регистра сдвига и является первым выходом первой группы выходов блока выработки синхросигналов, инверсные выходы первых триггеров

1-х разрядов регистра сдвига соединены соответственно с входами много- а

Cl входового элемента Р, выход которого соединен с первым входом первого элемента И первого разряда регистра сдвига, прямой выход второго триггера I ãî разряда регистра Göâèra соединен с первым входом второго элемента И l -ro разряда регистра сдвига, тактовый вход блока ныработ1161933 ки синхросигналов соединен со вторыми входами первого и второго элементов И -ro разряда регистра сдвига, с входами первого и второго элемента НЕ -ro разряда регистра сдвига, управляющий вход блока выработки синхросигналов соединен с третьим входом первого элемента И первого разряда регистра сдвига, о т л и— ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введено и блоков сравнения, элемент И-НЕ, элемент ИЛИ, элемент НЕ, элемент И, два триггера и в каждый разряд регистра сдвига блока выработки синхросигналов введен третий элемент НЕ, пятый и шестой элементы И, причем выходы элементов задержки со второго по ь -й соединены соответственно с тактовыми входами блоков выработки синхросигналов, выход первого элемента задержки соединен с тактовым входом первого блока выработки синхросигналов и с входом элемента НЕ, выход которого соединей с первым входом элемента И, второй вход которого соединен с выходом первого триггера и с первым входом элемента ИЛИ, входы которого со второго по (n + 1)-й соединены соответственно с выходами блоков сравнения с первого по п-й, входы сброса всех блоков сравнения объединены и являются входом сброда устройства, третья группа выходов каждого блока выработки синхросигналов с первого по л-й соединена соответственно с группой входов каждого блока сравнения с первого по -й и является второй группой выходов устройства, выход сбоя устройства соединен с выходом второго триггера, информационный вход которого соединен с выходом элемента ИЛИ, синхровход второго триггера соединен с первым выходом первой группы выходов первого блока выработки синхросигналов, второй выход первой группы которого соединен с единичным входом первого триггера, синхровход которого соединен с выходом элемента И, информационный вход первого триггера соединен с выходом элемента И-НЕ, L-й выход второй группы первого блока выработки синхросигналов соединен с единичным входом первого триггера, L --е выходы второй группы блоков выработки синхросигналов соединены соответственно с входами элемента И-НЕ, причем в каждом блоке выработки синхросигналов выход второго триггера

i-ro разряда регистра сдвига соединен с входом третьего элемента НЕ, с первым входом пятого элемента И * -го разряда регистра сдвига и является э-м выходом второй группы выходов блока, прямой выход первого триггера -го разряда регистра сдвига соединен со вторым входом пятого элемента И и с первым входом шестого элемента И i-го разряда регистра сдвига, второй вход которого соединен с выходом элемента НЕ

i-ro разряда регистра сдвига, выходы шестого и пятого элементов И

>-ro разряда регистра сдвига являются соответственно ;-м и (L, + l)-м выходом третьей группы выходов блока выработки синхросигналов.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок сравнения содержит элемент сложения по модулю два, элемент И, элемент задержки, элемент ИЛИ и триггер, причем группа входов элемента сложения по модулю два является группой входов блока, установочный вход которого соединен с нулевым входом триггера, единичный вход которого соединен с выходом элемента И, первый вход которого соединен с инверсным выходом элемента сложения по модулю два и с входом элемента задержки, выход которого соединен со вторым входом элемента И, выход триггера является выходом блока.

1 11б 1933

Изобретение относится к вычислительной технике,и предназначено для использования в устройствах обработки данных, имеющих микропрограммный при нцип упр авле ния . 5

S5

Известно устройство для синхронизации вычислительной системы, содер-. жащее генератор тактовых импульсов, управляющие и управляемые распределители импульсов, триггер управления, две группы элементов И, группу элементов ИЛИ, блоки управления, первые группы входов которых соединены с выходами соответствующих уп15 равляющих распределителей импульсов, а вторые — с управляющими входами устройства, причем выходы всех распределителей являются выходами устройства единичный вход триггера соеФ

20 динен с первым выходом управляющего распределителя, второй выход которого соединен с нулевым входом триггера первые входы элементов И обеих групп соединены с первым выходом генератора тактовых. импульсов и с первым входом управляющего распре- . делителя, вторые входы элементов И первой группы соединены с прямым выходом триггера управления, инверсный выход которого саединен со вторыми входами элементов И второй группы, третьи входы элементов И второй группы соединены с выходами соответствующих блоков управления, выход каждого элемента ИЛИ группы соеди- 35 нен с первым входом соответствующего управляемого распределителя импульсов, первый и второй входы каждого элемента ИЛИ группы соединены соответственно с выходами элементов 40

И первой и второй групп, второй выход генератора тактовых импульсов соединен са вторыми входами всех распределителей импульсов 1 1.

В этом устройстве длительность и период следования синхросигналов в рабочих сериях намного превышают время их распространения в пределах машины. При такой системе синхронизации не требуется учитывать задержку распространения сигналов управления синхронизации и синхрасигналов в линиях связи, а.также разброс параметров линий связи. Контроль синхронизации в этом случае ограничивается только проверкой выработки синхросигналов всеми блоками выработки синхросигналов в цикле выполняемой микрокоманды.

В ЭВМ, построенных на быстродействующих элементах, машинный цикл уменьшается, а количество микроопераций внутри цикла увеличивается.

Поэтому возникает необходимость в использовании синхросигналов малой длительности, такой, которая сравнима со временем их распространения в блоках машины. Соответственно требуется для различных блоков машины выравнивание длительности распространения управляющих сигналов синхронизации с помощью элементов задержки.

Контроль синхронизации должен обеспечивать не только проверку наличия всех синхросигналов.в цикле, но также и проверку синхронной работы всех блоков машины, что не позволяет известное устройство.

Наиболее близким к предложенному является устройство для синхронизации, содержащее задающий генератор, и элементов задержки (где ь — число каналов), и блоков выработки синхросигналов, дешифратор, h блоков управления длительностью синхросигналов, причем выход задающего генератора соединен, с входами элементов задержки, управляющие входы блоков выработки синхросигналов соединены с входам запуска устройства, выходы блоков выработки синхросигналов являются выходами устройства, выходы блока. управления длительностью синхросигналов соединены соответственно с тактовыми входами блоков выработки синхросигналов, выходы дешифратора с первого по .-й (где „ — число импульсов в такте) соединены соответственно с входами с первого па .-й блоков управления длительностью синхросигналав, (1„+1)-е входы которых соединены соответственна с выходами элементов задержки, выходы блоков выработки синхросигналов соединены соответственно с входами с (» + 2)-го па (2L +1)-й блоков управления длительностью синхрасигналав, вхсд дешнфратора б является входом кода микрокаманды устройства 2 1.

Недас".атком данного устройства является трудность обнаружения рассинхронизации в рабате отдельного блока выработки синхрасигналов, которая может проявиться в сбое любого

61933

3 11 логического блока машины. Это затрудняет приск и локализацию неисправности и уменьшает надежность машины в, целом.

Целью изобретения является повышение достоверности контроля..

Поставленная цель достигается тем, что в устройство для синхронизации с контролем, содержащее задающий генератор, р элементов задержки (где n — - число каналов), ь блоков выработки синхросигналов, причем каждый блок выработки синхросигналов содержит регистр сдвига, многовходовой элемент И, причем 1-й разряд (где = 1, 2, ..., L ) регистра сдвига содержит четыре элемента И, два элемента HE два триггера, причем выход задающего генератора соединен с входами элементов задержки, вход запуска устройства соединен с управляющими входами блоков выработки синхросигналов, первая группа выходов которых является первой группой выходов устройства, причем в каждом блоке выработки снхросигналов выходы первого и второго элементов И

i --го разряда регистра сдвига соединены соответственно с единичным и нулевым входами первого триггера

i-го разряда регистра сдвига, выходы третьего и четвертого элементов

И i-го разряда регистра сдвига соединены соответственно с единичным и нулевым входами второго триггера

i --го разряда регистра сдвига, выход первого триггера (i + 1)-го разряда регистра сдвига соединен с первым входом третьего элемента И (1+

+ 1)-ro .разряда регистра сдвига и является (i + 1)-м выходом первой группы выходов блока выработки синхросигналов, второй вход третьего элемента И i-ro разряда регистра сдвига соединен с выходом первого элемента НЕ 1-го разряда регистра сдвига, выход второго элемента НЕ

1-ro разряда регистра сдвига соединен с первым входом четвертого элемента И i-го разряда регистра сдвига, прямые выходы вторых триггеров разрядов с первого по (L — 1)-й регистра сдвига соединены с первыми входами вторых элементов И соответствующих разрядов регистра сдвига и с первыми входами первых элементов И последующих разрядов регистра ! сдвига соответственно, прямой выход

t0

55 первого триггера первого разряда регистра сдвига соединен со вторым входом третьего элемента И первого разряда регистра сдвига, со вторым входом четвертого элемента И L-ro разряда регистра сдвига и является первым выходом первой группы выходов блока выработки синхросигналов, инверсные выходы первых триггеров

i-х разрядов регистра сдвига соединены соответственно с входами многовходового элемента И, выход которого соединен с первым входом первого элемента И первого разряда регистра сдвига, прямой выход второго триггера „-го разряда регистра сдвига соединен с первым входом второго элемента И L -ro разряда регистра сдвига, тактовый вход блока выработки синхросигналов соединен со вторыми входами первого и второго элементов И i -ro разряда регистра сдвига, с входами первого и второго элементов HE i-го разряда регистра сдвига, управляющий вход блока выработки синхросигналов соединен с третьим входом первого элемента И первого разряда регистра сдвига, введено п блоков сравнения, элемент

И-НЕ, элемент ИЛИ, элемент НЕ, элемент И, два триггера и в каждый разряд регистра сдвига блока выработки синхросигналов введен третий элемент НЕ, пятый и шестой элементы

И, причем выходы элементов задержки со второго по и-й соединены соответственно с тактовыми входами блоков выработки синхросигналов, выход первого элемента задержки соединен с тактовым входом первого блока выработки синхросигналов и с входом элемента НЕ, выход которого соединен с первым входом элемента

И, второй вход которого соединен с выходом первого триггера и с первым входом элемента ИЛИ, входы которого со второго по (и + 1)-й соединены соответственно с выходами блоков сравнения с первого по п-.é, входы сброса всех блоков сравнения объединены и являются входом сброса устройства, третья группа выходов каждого блока выра" îòêè синхросигналов с первого по П-й соединена соответственно с группой входов каждого блока сравнения с первого по и-й и является второй группой выходов устройства, выход сбоя устройства соединен с выходом второго три11161933

Кроме того, блок сравнения содержит элемент сложения по модулю два, элемент И, элемент задержки, элемент

ИЛИ и триггер, причем группа входов элемента сложения по модулю два является группой .входов блока, установочный вход которого соединен с нуле- " вым входом триггера, единичный вход которого соединен с выходом элемен.та И, первый вход которого соединен с инверсным выходом элемента сложения по модулю два и с входом элемен-. Е та задержки, выход которого соединен со вторым входом элемента И, выход триггера является выходом блока.

Устройство вырабатывает две серии импульсов: первую серию синхросигналов, каждый из которых длительностью равен периоду следования эталон гера, информационный вход которого соединен с выходом элемента ИЛИ, синхровход второго триггера соединен с первым выходом первой группБ1 выходов первого блока выработки синхро= сигналов, второй выход первой груп пы которого соединен с единичным входом первого триггера, синхровход которого соединен с выходом,элемента И, информационный вход первого триггера соединен с выходом элемента И-HE L-й выход второй группы первого блока выработки синхросигна-, лов соединен с единичным входом первого триггера, -е выходы вто- 15 рой группы блоков выработки синхросигналов соединены соответственно с входами элемента И-НЕ, причем в каждом блоке выработки синхросигналов выход второго триггера -го 20 разряда регистра сдвига соединен с ,входом третьего элемента НЕ, с первым входом пятого элемента И 1-го разряда регистра сдвига и является

i-м выходом второй группы выходов блока, прямой выход первого триггера

1-го разряда регистра сдвига соединен со вторым входом пятого элемента И и с первым входом шестого элемента И -го разряда регистра сдви-, З0 га, второй вход которого соединен с выходом элемента НЕ 1-ro разряда регистра сдвига, выходы шестого и пятого элементов И ) -го разряда регистра сдвига являются соо" ветст.венно 1-м и (L + 1)-м выходом третьей группы выходов блока выработки синхросигналов. ной последовательности импульсов с выхода задающего генератора и с периодом следования, равным машинному циклу (эти импульсы вырабатываются на выходах первой и второй групп блоков выработки синхросигналов), . вторую серию синхросигналов, каждый из которых равен длительностью полупериоду следования эталонной последовательности импульсов, а период следования равен машинному циклу (эти импульсы вырабатываются на выходах третьей группы блокон выработки синхросигналов).

На фиг. 1 изображена блок-схема устройства для контроля синхронизации для микропрограммной ЭВМ; на фиг. 2 — блок выработки синхросигналов; на фиг. 3 — блок сравнениями на фиг.4 — временная диаграмма следования первой серии синхросигналов и контроль их выработки блоками выработки синхросигналон; на фиг. 5 временная диаграмма следования первой и второй серии синхросигналов и контроль выработки импульсов второй серии синхросигналон.

Устройство содержит задающий генератор I элементы 2 задержки, блоки

3 выработки синхросигналон, блоки 4 сравнения, элемент И-НЕ 5, элемент

ИЛИ 6, триггеры 7 и 8, элемент НЕ 9, элемент И 10, вход 11 запуска устройстна, вход 12 сброса устройства, выход 13 сбоя устройства, в блоке 3 выработки синхросигналов: управляющий вход 14 блока, тактовый вход 15 лока, первую груг пу выходов t6 блока, вторую группу выхоцон 17 блока, третью группу выходов 18 блока.

Каждый разряд регистра сдвига бло" ка выработки синхросигналон содержит элементы И 19 и 20, триггер 21, элементы НЕ 22 и 23, элементы И 24 и 25, триггер 26, многонходовой элемент

И 27, элемент НЕ 28, элементы И 29 и 30; н блоке 3 выработки синхросигналов — выходы 31-33 первой группы, выходы 34-36 второй группы, выходы 37 — 42 третьей группы.

Каждый блок сравнения содержит элемент 43 сложения по модулю дна

7 элемент 44 задержки, элемент H 45, триггер 46.

Устройство работает следующим образом.

Задающий генератор 1 вырабатывает эталонные синхросигналы постоянНой длительности и частоты. Зталан7 1! 619 ная последовательность поступает на входы элементом 2 задержки, служащие для выравнивания во времени синхросигналов между блоками 3 выработки синхросигналов. 5

Влоки 3 выработки синхросигналов предназначены для выработки серии синхросигналов, которые служат для синхронизации работы логических узлов ЭВИ 10

Блоки 4 сравнения предназначены для контроля выработки всех синхросигналов иэ второй серии, а также контроля их временных параметров.

Блок выработки .синхросигналов работает следующим образом.

На тактоный вход 15 сдвигающего регистра подается непрерывная последовательность импульсов с выхода одного из элементов задержки, сог- 20 ласно которой сдвигающий регистр постоянно сдвигает находящуюся в регистре информацию. Установка одного из триггеров 21 или 26 означает занесение единицы в данный разряд 25 сдвигающего регистра и выработку соответствующего импульса первой серии синхросигналов. Одновременно с выработкой импульсов первой серии с помощью элементов И 29 и ЗО вы- рабатываются импульсы второй серии синхросигналов путем конъюнкции соответствующих выходов блока ныработки синхросигналов.

При отсутствии сигнала по управ- ляющему входу 14 занесение единицы

3$ в младший разряд запрещено и в блоке 3 постоянно сдвигается нулевая информация, т.е. импульсы серии не вырабатываются.

При поступлении управляющего сигнала по входу 14, чтобы не было искажения длительности первого импульса синхросерии, сигнал 14 должен поступать во время неактивного периода сигнала 15, поступающего на тактовый вход сдвигающего регистра и наличии активного полупериода по сигналу с выхода элемента И 19, усФ юанавливаетсл триггер 21, т.е. вырабатывается первый синхроимпульс серии. Выход триггера 21 активен потому, что все разряды регистра сдвига нулевые и выхбд элемента И 27 активен. После установки триггера 21 выход элемента И 27 становится неактивным и запрещает установку тригге-, ра 2 1 до тех пор, пока все триггеры зз

211-21 не станут вновь нулевыми.

Далее, по следующему неактивному по лупериоду сигнала устанавливается триггер 261, поскольку становится активным выход элемента 27„ (триггер

2 1„ установлен и инвертирование сигнала на втором входе элемента 241 тоже дает активный сигнал).

По второму (с момента поступления) активному полупериоду сигнала 15 устанавливается триггер 21, и -сбрасывается триггер 21„, т,е, кончается перный синхросигнал первой серии.

Аналогично производится дальнейший сдвиг единицы и последовательная выработка синхросигналов. После сброса предпоследнего из триггеров 2 1,—

21 при наличии управляющего сигнаC ла 14 вновь устанавливается триггер

2 1„ и начинается новая серия синхросигналов. Серии синхросигналов следуют. непрерывно и постоянно до тех пор, пока не снимается сигнал по входу 14, после чего сдвигающий регистр завершает сдвиг записанной в начале цикла единицы по всем разрядам и устанавливает тем самым триггеры 21 — 21 и 26 -26 н исход1 1, L ное нулевое состояние.

При отсутствии сигнала по входу

14 (фиг. 2) занесение единицы в младший разряд регистра запрещено и серии тактовых синхроимпульсов не вырабатываются.

Одновременно с выработкой синхросигналов первой серии путем конъюнкции соответствующих импульсов этой серии на входах элементов И 29 и 30 вырабатываются импульсы второй серии. Последовательность синхросигналов, вырабатываемых блоком 3, показана на временных диаграммах (фиг. 4 и 5).

Группа входов элемента 41 сложения по модулю два(фиг.з) являются импульсами второй серии блока выработки синхросигналов.

Блок 4 сравнения предназначен для контроля выработки импульсов второй серии синхросигналов соответствую" щим блоком ныработки синхросигналов.

Блок сравнения работает следующим образом. Соответствующий блок выработки синхросигналов вырабатывает первую и вторую серии синхросигна лов (фиг. 5). Синхросигналы второй серии собираются на элементе 43 сложения по модулю два. В каждый момент

1161

9 вречени должен присутствовать только один синхросигнал из второй серии.

Если какой-либо из синхросигнала отсутствует или имеется перекрытие, превышающее величину задержки на 5 элементе 44, элемент И 45 вырабатывает импульс, который устанавливает триггер 46 (перед началом работы, т.е. до момента начала выработки тактовых сигналов), сигналом по входу

12 сброса триггер 46 будет сброшен.

На фиг. 5 приведена временная диаграмма следования всех серий синхросигналов и срабатывание схем контроля в случае невыработки синхросиг- 15 нала 39 во втором и третьем машинных циклах.

Контроль осуществляется следующим образом.

Задающий генератор 1 постоянно и непрерывно вырабатывает эталонную последовательность импульсов, которая поступает на входы элементов 2 задержки, с помощью которых выравнивается время поступления последовательности импульсов на входы блоков

3 выработки синхросигналов, где при поступлении сигнала по входу 11 запуска на управляющие входы 14 блоков 3 последние начинают вырабатывать первую и вторую серии синхроимпульсов. Вторые серии синхросигналов каждого блока 3 выработки синхросигналов собираются на входы соответствующих блоков 4 сравнения, 35 которые предварительно сигналом по входу 12 сброса приведены в исходное состояние. Выходы блоков 4 сравнения собраны на группу входов элемента

ИЛИ 6 для того, чтобы зафиксировать ошибку синхросигналов второй серии триггером 7. Одновременно и последних импульсов 36 первой серии синхросигналов каждого блока 3 выработки синхросигналов собираются на входы элемента И вЂ” НЕ 5. Если импульсы вырабатываются правильно (т.е. их пара- метры одинаковы и блоки выработки работают синхронно), в момент записи по информационному входу триггера

8 (выходной сигнал с элемента И-НЕ 5) триггер 8 должен сброситься в ноль.

Предварительно триггер 8 по синхросигналу с выхода первого блока 3

933 устанавливается в единицу. Если триггер не сбрасывается в момент поступления сигнала с выхода элемента И 10 (отрицательный полупериод выравненной эталонной последовательности импульсов) в конце цикла, когда на выходе элемента И-НЕ 5 отсутствует сигнал, то триггер 8 останется установленным в единицу и в следующем цикле по сигналу 3 1 с выхода первого блока 3 выработки синхросигналов единица переписывается в триггер 7. На вы-. ходе 13 сбоя устройства появляется сигнал ошибки.

Стробирование триггеров 7 и 8 подобрано так, чтобы момент установки триггера 8 в единицу не совпадал с моментом перезаписи в триггер 7.

Технико-экономическая эффективность от использования предлагаемого устройства заключается в том, что оно обеспечивает наиболее полный и достоверный контроль схем с достаточно точной локализации места неисправности, что улучшает показатели надежности 3BN. Отсутствие в цепях контроля подстроечных элементов (линий задержек) также повышает надежность схем контроля и уменьшает трудоемкость наладочного процесса.

Ошибки синхронизации могут вызвать сбой в любом блоке машины и делают невозможным продолжение вычислений. Ранняя и точная локализация ошибок уменьшает время поиска неисправности и последующее восстановление нормальной работы машины.

Устройство позволяет быстро и с достаточной степенью приближения к месту и времени сбоя обнаружить ошибку в схемах синхронизации машины. Таким образом, удается значительно уменьшить время восстановления устройства после отказа, которое является одним из главных показателей надежности машины.

Изобретение устраняет линии задержки и необходимость их корректировки при наладке каждого образца машины, что повышает достоверность и снижает трудоемкость наладки устройства.

ll61933

1161933

Фиг.3

l161933

Миеп1 цию 2

Lfuen.1

12с (си1) ((и 2) (ЕиЗ/ Л2 (СиЦ g (1 иЯ 3 (1 иб) g

2н (2i

Составитель Г. Виталиев

Редактор С.Тимохина Техред Л.Мартяшова

КорректоР А,Обручар

Заказ 3969/50

Подписное

Тираж 710

12 (Си 1/ (Cu 2/

Й иЛ 32 (Си Ц (Си 5/ 3 (лаиб) (ти 1) (тиг) уц

РиЛ И (тич/ 90 (тилу ц (тиб/

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4