Микропрограммное устройство управления

 

1. МИКРОПРОГРАММНОЕ УСТ- .РОЙСТВО УПРАВЛЕНИЯ, содержащее первьш , второй и третий мультиплексоры, блок памяти микрокоманд, формирователь адресов микрокоманд, причем управляющие входы мультиплексоров и входы управления адресным переходом формирователя адресов микрокоманд прдключены к соответствующим выходам поля управления адресом блока памяти микрокоманд, адресные входы которого соединены с выходами формирователя адресов микрокоманд, первая группа информационных входов которого соединена с группой выходов третьего мультиплексора, выход второго мультиплексора подключен к входу признаков перехода формирователя адресов микрокоманд, вход начальной установки которого подключен к входу начальной установки устройства, первый адресный вьгход блока памяти микрокоманд соединен с первым информационным входом первого мультиплексора, остапьны.е информационные входы которого являются первой группой входов SKSJlBOiiitiA условий устройства, группы информационных входов второго и третьего мультиплексоров являются соответственно второй группой входов условий устройства и группой входов кода команды устройства, группа выходов кода микрооперации блока памяти миК15окоманд является группой выходов устройства, отличающееся тем, что, с целью повЕлпения быстродействия устройства за счет сокращения времени реакции на изменение входных условий, оно дополнительно содержит четвертый мультиплексор, i регистр адреса, регистр условий, схему сравнения, первый и второй эле (Л менты И, элемент задержки, элемент С . ИЛИ и блок синхронизации, причем входы начальной установки регистра адреса, регистра условий и вход запуйка блока синхронизации подключены к входу начальной установки устройства , выходы первого, второго и М третьего мультиплексоров подключеОд ны к группе информационных входов 00 регистра условий и к первой групiNd пе входов схемы сравнения, вторая 00 группа входов схемы сравнения соединена с группой выходов регистра условий, вход записи которого соединен через элемент задержки с выходом схемы сравнения и с первым входом первого элемента И, второй и третий входы которого соединены соответственно с выходом признака режима блока памяти микрокоманд и с выходом второго элемента И, первый вход которого соединен с входом записи регистра адреса и с первым выходом блока синхронизации, второй

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU,„, 1)76328 A (si)4 G 06 Е 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИ% .. +. «« "

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ ii оЛ«0.«Е.йй (21) 3723601/24-24 (22) 06.01.84 (46) 30.08.85. Бюл. Ф 32 (72) А.К.Володин, М.С.Дмитриев, Л.В.Ковалевский, M.М.Мельников и И.10.Мирецкий (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 640294, кл. G 06 F 9/22, 1976.

Березенко А.И., Корягин Л.И., Назарьян А.Р. Микропроцессорные комнлекты повышенного быстродействия.

М.: Радио и связь, 1981, с. 15-28. (54)(57) 1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ,. содержащее первый, второй и третий мультиплексоры, блок памяти микрокоманд, формирователь адресов микрокоманд, причем управляющие входы мультиплексоров и входы управления адресным переходом формирователя адресов микрокоманд подключены к соответствующим выходам поля управления адресом блока памяти микрокоманд, адресные входы которого соединены с выходами формирователя адресов микрокоманд, первая груп. па информационных входов которого соединена с группой выходов третьего мультиплексора, выход второго мультиплексора подключен к входу признаков перехода формирователя адресов микрокоманд, вход начальной установки которого подключен к входу начальной установки устройства, первый адресный выход блока памяти микрокоманд соединен с первым информационным входом первого мультиплексора, остальные информационные входы которого являются первой группой входов в условий устройства, группы информационных входов второго и третьего мультиплексоров являются соответственно второй группой входов условий устройства и группой входов кода команды устройства, группа выходов кода микрооперации блока памяти мнкрокоманд является группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства за счет сокращения времени реакции на изменение входных условий, оно дополнительно содержит четвертый мультиплексор, регистр адреса, регистр условий, схе- I му сравнения, первый и второй элементы И, элемент задержки, элемент .ИЛИ и блок синхронизации, причем входы начальной установки регистра адреса, регистра условий и вход запуска блока синхронизации подключены к входу начальной установки устройства, выходы первого, второго и третьего мультиплексоров подключены к группе информационных входов регистра условий и к первой группе входов схемы сравнения, вторая группа входов схемы сравнения соединена с группой выходов регистра условий, вход записи которого соединен через элемент задержки с выходом схемы сравнения и с первым входом первого элемента И, второй и третий входы которого соединены соответственно с выходом признака режима блока памяти микрокоманд и с выходом второго э.1емента И, первый вход которого соЕдинен с входом записи регистра адреса и с первым выходом блока синхронизации, второй

1176328 выход которого соединен с вторым входом второго элемента И и с входом синхронизации формирователя адресов микрокоманд, выход первого элемента

И соединен с входом управления режимом блока синхронизации, выход первого мультиплексора соединен с первыми информационными входами регистра адреса и четвертого мультиплексора, второй информационный вход которого соединен с первым выходом регистра адреса, остальные выходы которого соединены с второго по р-й информационными входами второй группы формирователя адресов микрокоманд (где и — разрядность адреса блока памяти микрокоманд ), первый информационный вход второй группы которого соединен с выходом чет-. вертого мультиплексора, с второго по и-й информационные входы регистра адреса соединены соответственно со второго по и-й адресные выходы блока памяти микрокоманд.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок синхронизации содержит счетный триггер, элемент задержки, первый и второй мультиплексоры, первый, второй, третий и четвертый генераторы импульсов и первый и второй элементы ИЛИ, причем счетный вход счетного триггера является входом управления режимом блока, единичный выход счетИзобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах, а также

5 терминальной аппаратуре.

Целью изобретения является повышение быстродействия за счет сокращения времени реакции на изменение входных условий.

На фиг. 1 изображена функциональная схема микропрограммного устройства управления, на фиг. 2 — функциональная схема блока синхронизации; на фиг. 3 — функциональная схема формирования адресов микрокоманд; на фиг. 4 — пример технической реного триггера подключен к первому информационному входу первого мультиплексора, к второму информационному входу второго мультиплексора и через элемент задержки соединен с вторым информационным входом первого мультиплексора и с первым информационным входом второго мультиплексора, инверсный выход которого соединен с входом запуска четвертого генератора импульсов, прямой выход второго мультиплексора подключен к входу запуска второго генератора импульсов, выход которого соединен с первым входом второго элемента ИЛИ, выход которого является вторым выходом блока, второй вход второго элемента ИЛИ подключен к выходу третьего генератора импульсов, вход запуска которого соединен с инверсным выходом первого мультиплексора, прямой выход которого подсоединен к входу запуска первого генератора импульсов, выход которого подключен к первому входу первого элемента ИЛИ, выход которого является первым выходом блока, второй вход первого элемента ИЛИ подсоединен к выходу четвертого генератора импульсов, нулевой выход счетного триггера соединен с управляющими входами первого и второго мультиплексоров, вход установки в "1" счетного триггера является входом запуска блока.

2 ализации схемы определения адреса следующей микрокоманды; на фиг. 5— таблица истинности схемы определения адреса следующей микрокоманды; на фиг. 6 — формат микрокоманды; на фиг. 7 — временные диаграммы, иллюстрирующие функционирование устройства.

Микропрограммное устройство управления содержит первую 1 и вторую

2 группы входов условий, группу 3 входов кода команды, вход 4 начальной установки, первый 5, второй 6 и третий 7 мультиплексоры, элемент

ИЛИ 8, регистр 9 адреса, регистр 10. условий, четвертый 11 мультиплексор, !

176328 схему 12 сравнения, формирователь

13 адресов микрокоманд, первый элемент И 14, элемент 15 задержки, блок. .16 памяти микрокоманд, блок 17.синхронизации, второй элемент И 18, груп- 5 пу 19 выходов.

Блок синхронизации содержит вход

20 управления режимом, вход 21 запуска, счетный триггер 22, элемент

23 задержки, первый 24 и второй 25 мультиплексоры, первый 26, второй

27, третий 28 и четвертый 29 генераторы импульсов, первый 30 и второй 31 элементы ИЛИ и первый 32 и второй 33 выходы, !5

Формирователь адресов микрокоманд содержит входы 34 управления адресным переходом, вход 35 признака перехода, вход 36 начальной установки, первую 37 и вторую 38 группы ин- 20 формационных входов, вход 39 синхронизации, первый 40 и второй 41 элементы И, первый 42, третий 43 и второй 44 триггеры, блок 45 определения адреса следующей микрокоманды, регистр 46 команд, регистр

47 адреса и группу 48 выходов.

Блок определения следующего адреса содержит адресные входы 49„49, входы 50 -50> команды, выход 30

51 записи в регистр 46 команд, с первого 52 по девятый 60 мультиплексоры, девять элементов 2И-ИЛИ 61, элемент И 62, входы 63, 64, 65 и

66, соответствующие выходам регистра 46 команд, входы 67, 68, 69 признаков, соответствующие выходам триггеров 42-44, входы 70-78, соответствующие выходам регистра 47 адреса, выходы 79-87. Формат микроко- щ манды содержит 6 полей 88-93. Поля

88 и 89 включают группы разрядов микрокоманды, которым соответствуют выходы управления адресным переходом блока 16 памяти микрокоманд.

Поле 90 включает группу разрядов микрокоманды, которой соответствует группа адресных выходов блока 16, и предназначено для формирования адреса следующей микрокоманды. 50

Поле 91 включает разряд, которому соответствует первый адресный выход блока 16, и предназначено для формирования адреса следующей микрокоманды. 55 .Поле 92 включает разряд блокировки, которому соответствует выход признаКа режима блока 16.

Поле 93 включает группу разрядов, которым соответствуют выходы кода микроопераций блока 16 памяти микрокоманд.

На Фиг. 7 приняты следующие обозначения: 94 — сигналы на входах

1,2,3 устройства 95 — сигнал с выхода элемента И 14, 96-99 — сигналы с выходов первого 26, второго 27, третьего 28 и четвертого 29 генераторов импульсов; 100 и 101 — сигналы с первого и второго выходов блока синхронизации.

Устройство работает следующим образом.

Для приведения устройства в исходное состояние на его вход 4 подается сигнал начальной установки, которым регистры 9 адреса и 10 условий переводятся в нулевое состояние, и по которому блок 17 синхронизации начинает вырабатывать серии тактовых импульсов 100 и 101. Кроме того, по сигналу начальной установки в Формирователь 13 адресов микрокоманд заносится первый исполнительный адрес микропрограммы, поступающий на первые информационные входы с выходом мультиплексора 5. Этот адрес появляется на выходах формирователя 13 с приходом фронта .первого тактового импульса 101 с выхода блока 17 синхронизации.

По адресу, представленному на выходах формирователя 13, происходит считывание микрокоманды из блока 16 памяти микрокоманд. Группы разрядов микрокоманды, которым соответствуют выходы управления адресным переходом блока 16 памяти микрокоманд, предназначены для управления работой первого 5, второго 6 и третьего 7 мультиплексоров и формирователя 13 соответственно..Группа адресных выходов блока 16 памяти микрокоманд и сигналы с выходов первого 5, второго 6 и третьего 7 мультиплексоров используются для Формирования адреса следующей микрокоманды. Разряд блокировки микрокоманды, которому соответствует выход управления режимом блока 16 памяти микрокоманд предназначен для saдания режима работы устройства вб время исполнения .текущей микрокоманды.

В том случае, если он установлен в единицу, устройству разрешен переход к следующей микрокоманде до окончания полного цикла исполнения текущей. Ес1176328

Единичный импульс с выхода схемы 12 сравнения проходит на выход элемента 14 И и поступает на вход управления режимом блока 17 синхронизации в том случае, если одновременно выполняются два условия: разряд блокировки микрокоманды имеет единичное значение, и сигцал на выходе элемента 18 И имеет единичный уровень. Суть первого условия в том, что микропрограммно разрешен переход к выполнению следующей микрокоманды до завершения полного цикла текущей. Второе. условие оз45

50 ли же разряд установлен в нуль, устройство переходит к исполнению следующей микрокоманды только по окончании полного цикла исполнения текущей.

С соответствующих выходов блока 16 памяти микрокоманд на выходы 19 устройства передается операционная часть микрокоманды, осуществляющая воздействие на управляемую микропрограммным 1О устройством систему.

Микрокоманды исполняются за один такт.

Рассмотрим работу устройства при выполнении произвольной микрокоманды. 15

По фронту тактового импульса 101 на выходах формирователя 13 формируется адрес, по которому происходит считывание микрокоманды из блока 16 памяти микрокоманд. В соответствии с 20 управляющими сигналами на выходах управления адресным переходом блока 16 .памяти микрокоманд на выходах первого

5, второго 6 и третьего 7 мультиплексоров присутствует определенная комби-25 нация входных сигналов. В случае несовпадения этой комбинации и кода, записанного в регистр 10 условий, схема 12 сравнения вырабатывает единичный уровень, который с задерж- ЗО кой, определяемой элементом 15 задержки, поступает на вход записи регистра 10 условий, и в него записывается комбинация сигналов с выходов первого 5, второго 6 и третьего 7 мультиплексоров. Схема 12 сравнения вырабатывает сигнал нулевого уровня. Таким образом, если имело место несовпадение кодов на первой и второй группах входов схемы 12 40 сравнения, она вырабатывает единич. ный импульс, длительность которого определяется элементом 15 задержки. начает, что оба тактовых сигнала

100 и 101 имеют единичный уровень

Если на выходе элемента 14 И присутствует нулевой уровень, блок

17 синхронизации вырабатывает импульсы 100 и 101 заданной частоты и длительности. В соответствии с кодовой комбинацией на управляющих входах первого 5 мультиплексора, на его выходе присутствует либо один их входных сигналов, либо (при комбинации 00...0 на управляющих входах ) сигнал с первого адресного выхода блока 16 памяти микрокоманд.

Сигнал с выхода первого 5 мультиплексора поступает на первые информационные входы регистра 9 адреса и четвертого ll мультиплексора соответственно ° Задним фронтом тактового сигнала 100 в регистр 9 адреса осуществляется занесение данных, представленных на его информационных входах.

Элемент 8 ИЛИ производит логическое суммирование значений сигналов на управляющих входах первого

5 мультиплексора. Если на выходе элемента 8 ИЛИ присутствует единичный уровень, то на выход четвертого 11 мультиплексора проходит информация с первого его входа, если же нулевой уровень, то на выход четвертого ll мультиплексора поступает информация со второго его входа, т.е. с первого выхода регистра

9 адреса.

Таким образом, до прихода заднего фронта тактового импульса 100 в регистре 9 адреса хранится информация об адресе текущей микрокоманды.

По единичному импульсу на входе управления режимом блок 17 синхронизации формирует текущий тактовый сигнал 100 и временно снимает такToBblH сигнал 101. Исполнение текущей микрокоманды окончено, ее цикл был неполным. В регистре 9 адреса хранится информация об адресе микрокоманды, исполнявшейся до снятия тактового сигнала 101. Так как переходы по условию в предлагаемом устройстве осуществляются под воздействием входных сигналов устройства, то все, кроме первого, разряды регистра 9 адреса, которые не связаны с входными сигналами и поэтому не могут быть условиями перехода, используют!

176328 ся для формирования адреса следующей микрокоманды. Назначение элемента 8

ИЛИ и четвертого Il мультиплексора .в том, чтобы пропустить. на первый информационный вход второй группы :. формирователя 13 выбранный первым мультиплексором входной сигнал, который мог измениться за время выполнения микрокоманды, или сигнал с 10 первого выхода регистра адреса, если условием перехода не является изменение одного из входных сигналов, поступающих на вход первого 5 мультиплексора. 15

После паузы блок 17 синхронизации вновь начинает вырабатывать тактовые импульсы IOI по переднему фрон- . ту.первого из которых происходит формирование адреса следующей микро- 20 команды.

Рассмотрим работу блока 17 синхронизации «(фиг. 2).

Для приведения блока в исходное состояние на его вход 21 подается 25 сигнал начальной установки, которым счетный триггер 22 переводится в единичное состояние. Нулевой выход счетного триггера 22, управляющий рабо-. той первого 24 и второго 25 мульти- 30 плексоров, пропускает на их единичные выходы сигналы с их первых входов.

Первый 26, второй 27, третий 28 и четвертый 29 генераторы импульсов вырабатывают тактовые сигналы в том случае, если на их входах присут, ствуют сигналы единичного уровня.

Таким образом, после появления сигнала начальной установки серии импульсов начинают вырабатывать пер- 40 вый 26 и второй 27 генераторы им.пульсов, так как на их входах присутствуют сигналы единичного уровня.

Так как входы третьего 28 и четвертого .29 генераторов импульсов свя- 45 заны с нулевыми выходами первого 24 и второго 25 мультиплексоров соответственно, на которых присутствуют сигналы нулевого уровня, то после сигнала начальной установки 50 эти генераторы пассивны, а на их выходах — сигналы нулевого уровня.

Сигналы с выходов первого 26 и четвертого 29, а также сигналы с выходов второго 27 и третьего 28 генераторов импульсов логически суммируются на первом 30 и втором 31 элементах ИЛИ соответственно. С выходов первого 30 и второго 31 элементов ИЛИ сигналы передаются на выходы 32 и 33 блока соответственно.

В таком режиме блок 17 синхронизации работает до появления импульса на входе 20 блока, С входа 20 блока ймпульс поступает на счетный вход счетного 22 триггера, в результате чего триггер перебрасывается в нулевое состояние, тем самым открывая передачу со вторых входов первого 24 и второго 25 мультиплек» соров на их выходы. В итоге на нулевом выходе второго 25 мультиплексора появляется сигнал единичного уровня, и с задержкой, определяемой элементом 23 задержки, после этого появляется сигнал единичного уровня на нулевом выходе первого 24 муль.типлексора.

Таким образом, с приходом первого единичного импульса на вход 20 блока, в работе блока 17 синхронизации происходят следующие изменения: прекращает вырабатывать тактовые сигналы второй 27 генератор импульсов и начинает вырабатывать тактовые сигналы четвертый 29 генератор импульсов, а затем с задержкой прекращает вырабатывать импульсы первый. ,26 генератор импульсов и начинает вырабатывать импульсы третий 28 генератор импульсов.

В этом режиме блок !7 синхронизации работает до появления на его входе 20 следующего импульса, Далее блок 17 синхронизации функционирует аналогично вьппеописанному.

Сигналы с выходов всех генераторов 26-29 импульсов имеют одинаковые параметры.

Формирователь 13 адресов микрокоманд может быть выполнен, например, как показано на фиг. 3.

Формирователь 13 выполняет следующие операции: прием начального адреса микропрограмм со входов 38 команцы, управление последовательностью выбора микрокоманд из блока 16 памяти микрокоманд, хранение и ана-, лиз кода команды на регистре 46 команд, хранение двух признаков в триггерах 43 и 44 и условный переход по ннм, непосредственную адресацию к блоку 16 памяти микрокоманд.

Регистр 47 адреса микрокоманд состоит из 3-триггеров с записью ин!!76328

9 формации по фронту сигнала, поступающего на вход 39 синхронизации.

Ha D-входе регистра 47 адреса микрокоманд с выхоцов схемы 45 определения адреса следующей микрокоманды поступает информация, которая явля« ется адресом следующей микрокоманды, Информация с выходов регистра

47 адреса микрокоманды поступает на выходы 48 формирователя l3 и Hà lð соответствующие входы схемы 45 определения адреса следующей микрокоманды.

Регистр 46 команд состоит из

D-триггеров типа "защелка", записывающих информацию, представленную на младших входах 38 команды в том случае, если сигнал на входе 39 синхронизации имеет нулевое значение,а схема 45 определения адреса следующей микрокоманды вырабатывает единичный сигнал записи в регистр 46 ко- . манд, Регистр 46 команд используется для хранения разрядов команды,.

IIo KoToPblM B дальнейшем MoKHo Bbl» 25 полнить условный переход.

Первый 42 триггер является 9-триггером типа "защелка", и служит для хранения при нулевом значении сигнала на входе 39 синхронизации инверти" рованной информации с входа 35 признаков. Информация с выхода первого

42 триггера используется для условных переходов в схеме 45 определенич адреса следующей микрокоманды и поступает на Э-входы второго 44 и тре35 тьего 43 триггеров. При единичном . значении сигнала на входе 39 синх-. ронизации первый 42 триггер отслеживает значение сигнала на входе

35 признаков.

Второй 44 и третий 43 триггеры являются Q-триггерами с записью информации по фронту. Запись во второй

44 (в третий 43 )триггер происходит при нулевом значении сигнала на соот45 ветствующем управляющем 34 входе, связанном со входом первого 40 (второго 4l ) элемента И, по фронту сигнала на входе 38 синхронизации.

При единичных значениях сигналов на

50 управляющих 34 входах второй 44 и третий 43 триггеры выполняют функцию хранения информации, записанной в них ранее. Содержимое второго 44 и третьего 43 триггеров используется в схеме 45 определения адреса следующей микрокоманды при условных переходах.!

О

Схема 45 определения адреса сле-дующей микрокоманды — комбинационная схема, которая в зависимости от значения сигналов на входе 36 начальной установки, на входах 37, на входах 38 а также сигналов с выходов первого 42, второго 44 и третьего 43 триггеров, регистра 46 команд и регистра 47 адреса микрокоманды формирует сигналы адреса следующей микрокоманды и сигнал записи в регистр 46 команд.

Положим, что количество входов

37 равно семи, количество входов

38 команды равно восьми, регистр

46 команды — четырехразрядный и хранит четыре младших разряда кода команды, а количество выходов 48 равно девяти. В этом случае схема

45 определения адреса следующей микрокоманды может быть выполнена, например, так, как показано на фиг.4.

В соответствии с алгоритмом функционирования схемы 45 определения адреса следующей микрокоманды информационные входы-мультиплексоров 52-60 разбиты на определенные группы, а сигналы на выходах мультиплексоров 52-60.определяются ком- бинацией сигналов 49<-49 на их уп-. равляющих входах.

На фиг. 5 приведена таблица,: иллюстрирующая работу схемы 45 определения адреса следующей микрокоманды. В таблице символом "О" ("l" ) обозначен уровень сигнала на адресном входе или на выходе схемы

45, символ Х соответствует безраз личному состоянию адресного входа.

Символу соответствует единичный уровень в том случае, когда на адых axogax 49 49 49 H 4 схемы 45 присутствуют сигналы еди, ничного уровня и на адресном входе

49 - — сигнал нулевого уровня. В противном случае символу соответствует нулевой уровень, Символ ... 1 обозначает уровень сигнала на соответствующем адресном входе или на выходе схемы 45, например Г49 3 обозначает уровень сигнала на адресном 49 входе.

Таблица, приведенная на фиг.5, показывает зависимость состояний выходов схемы 45 определения адреl2

1176328

21 са следующей микрокоманды от состояний ее адресных 49о 496 входов, состояния сигнала на входе 36 начальной установки, состояний входов

50„-50 команды и состояний входов

70-78.

1176328

117632S

1 76328

Содеяние g с ай си и

cempv e cia

В6 В. у И.г

vgr Ю0 В7 во И Ю0 VV

Г71 иЗ1 Ю0 0

0 Ю

ФЯЧ 4Ы C7g П Ir6g

0 0 1 vega

vg1 <ай 7

vs йю Е

492

Ю.27

М v5 .2

Ц1 СУ Щ

7U v92

0 0

77 F2

vga

Ю1 48 ЕЮ

661

N2J

70

1 1

vip ю йя пю

1 1 1 1 х к к х

x .x

Фиг. Х

Ф г.7

Составитель 5.Ланцов

Редактор Л.Авраменко Техред С.Мигунова Корректор В.Бутяга

Заказ 5362/48 Тираж 7!О Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий!

13035, Москва, Ж-35,. Раушская иаб., д. 4/5

Филиал ПИП "Патент", r. Ужгород,ул. Проектная, 4

0 0 И

1 0 -1 D

1 1

4Я1 4Я l 7g Я1 vg Ю аПМ0 М

77 Н2

77 а2

77 М