Формирователь одиночного импульса (его варианты)

 

1. Формирователь одиночного импульса , содержащий инвертор, конденсатор, резистор , дифференцирующую RC-цепь, первый триггер, образованный первым и вторым элементами И-НЕ, второй триггер, первый вход первого элемента И-НЕ соединен с входной шиной формирователя, второй вход второго элемента И-НЕ подключен к точке соединения первой обкладки конденсатора и первого вывода резистора, вторая обкладка конденсатора и второй вывод резистора соединены соответственно с общей и с положительной щинами источника питания, отличающийся тем, что, с целью повыщения быстродействия и помехоустойчивости , второй триггер выполнен в виде JKтриггера , инверсный выход которого соединен через последовательно соединенные дифференцирующую RC-цепь и инвертор с третьим входом второго элемента И-НЕ, первый и второй входы которого соединены соответственно с J и R-входами JK-триггера, а синхронизирующий вход - с шиной тактовых импульсов, прямой выход второго JK-триггера соединен с входной шиной формирователя одиночного импульса. (Л о 4 00 00

союз советских

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИН..SU„„1190488 А 511 4 Н 03 К 5 01, 5 153

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /О

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3650230/24-21 (22) 06.10.83 (46) 07.11.85. Бюл. № 41 (72) В. Д. Ефременко и Л. А. Басалаева (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 604141, кл. Н 03 К 5/153, 1976.

Авторское свидетельство СССР № 993459, кл. Н 03 К 5/153, 1983. (54) ФОРМИРОВАТЕЛЬ ОДИНОЧНОГО

ИМПУЛЬСА (ЕГО ВАРИАНТЫ). (57) 1. Формирователь одиночного импульса, содержащий инвертор, конденсатор, резистор, дифференцирующую RC-цепь, первый триггер, образованный первым и вторым элементами И вЂ” НЕ, второй триггер, первый вход первого элемента И вЂ” НЕ соединен с входной шиной формирователя, второй вход второго элемента И вЂ” НЕ подключен к точке соединения первой обкладки конденсатора и первого вывода резистора, вторая обкладка конденсатора и второй вывод резистора соединены соответственно с общей и с положительной шинами источника питания, отличающийся тем, что, с целью повышения быстродействия и помехоустойчивости, второй триггер выполнен в виде JKтриггера, инверсный выход которого соединен через последовательно соединенные дифференцирующую RC-цепь и инвертор с третьим входом второго элемента И вЂ” НЕ, первый и второй входы которого соединены соответственно с J u R-входами JK-триггера, а синхронизирующий вход — с шиной тактовых импульсов, прямой выход второго JK-триггера соединен с входной шиной формирова- Q теля одиночного импульса.

1190488

35

2. Формирователь одиночного импульса, содержащий инвертор, конденсатор, резистор, дифференцирующую RC-цепь, первый триггер, образованный первым и вторым элементами И вЂ” НЕ, второй триггер, первый вход первого элемента И вЂ” НЕ соединен с входной шиной формирователя, второй вход второго элемента И вЂ” НЕ подключен к точке соединения первой обкладки конденсатора и первого вывода резистора, вторая обкладка конденсатора и второй вывод резистора соединены соответственно с общей и с положительной шинами источника питания, огличающийся тем, что, с целью повышения быстродействия и помехоустойчивости, в неИзобретение относится к импульсной технике и может быть использовано в вычислительной технике, электроизмерительных приборах и устройствах дискретной техники.

Цель изобретения — повышение быстродействия и помехоустойчивости формирователя одиночного импульса.

На фиг. 1 представлена электрическая принципиальная схема устройства по первому варианту; на фиг. 2 — то же, по второму варианту.

Формирователь одиночного импульса по первому варианту содержит инвертор 1, конденсатор 2, резистор 3, дифференцирующую RC-цепь 4, первый триггер 5, образованный первым и вторым элементами И вЂ” НЕ, второй триггер 6, шина 7 тактовых импульсов, вход первого элемента И вЂ” НЕ 8 соединен с входной шиной 9 формирователя, второй вход второго элемента И вЂ” НЕ 10 подключен к точке соединения первой обкладки конденсатора 2 и первого вывода резистора 3, вторая обкладка конденсатора 2 и второй вывод резистора 3 соединены соответственно с общей шиной источника питания и с положительной шиной источника питания.

Второй триггер 6 выполнен в виде JKтриггера, инверсный выход которого соединен через последовательно соединенные дифференцирующую RC-цепь 4 и инвертор 1, с третьим входом второго элемента И вЂ” НЕ 10, первый и второй входы которого соединены соответственно с J- u R-входами второго триггера 6, а синхронизирующий вход с шиной 7 тактовых импульсов, прямой выход

JK-триггера соединен с выходной шиной формирователя одиночного импульса.

Формирователь одиночного импульса по второму варианту содержит инвертор 1, конденсатор 2, резистор 3; дифференцирующую го введен логический элемент И, а второй триггер выполнен на триггере, имеющем установочный R-вход и счетный вход, например, Т-триггер, соединенные соответственно с вторым входом второго элемента И вЂ” НЕ и с выходом логического элемента И, первый вход которого подключен к шине тактовых импульсов, а второй — к первому входу второго элемента И вЂ” НЕ, третий вход которого подключен через последовательно соединенные инвертор и дифференцирующую цепь к инверсному выходу второго триггера, прямой выход второго триггера соединен с входной шиной формирователя одиночного импульса.

RC-цепь 4, первый триггер 5, образованный первым 6 и вторым 7 элементами И вЂ” НЕ 6 и,7, второй триггер 8, вход первого элемента И вЂ” НЕ 6 соединен с входной шиной 9 формирователя, второй вход второго элемента И вЂ” НЕ 7 подключен к точке соединения первой обкладки конденсатора 2 и первого резистора 3, вторая обкладка конденсатора 2 и второй вывод резистора 3 соединены соответственно с, общей шиной источника питания и с положительной шиной источника питания, логический элемент И 11, а второй триггер выполнен на триггере, имеющем вход и синхронизирующий вход, соединенные соответственно с вторым входом второго элемента И вЂ” НЕ 7 и с выходом логического элемента И 11, первый вход которого подключен к шине 12 тактовых импульсов, а второй вход которого подключен к первому входу второго элемента И вЂ” НЕ

7, третий вход которого подключен через

20 последовательно соединенные инвертор 1 и дифференциальную цепь 4 к инверсному выходу второго триггера 8, прямой выход второго триггера 8 соединен с выходной шиной формирователя одиночного импульса.

Устройство работает следующим образом.

Тактовые импульсы поступают по шине 7 тактовых импульсов на счетный вход второго триггера 6. Состояние второго триггера 6 не изменяется, так как на вход J триггера подается низкий уровень напряжения с выхода элемента И вЂ” НЕ 8.

Формирование одиночного импульса на прямом выходе второго триггера 6 начинается после одиночного импульса, поступающего по второй шине 9. На элементе И—

HE 8 устанавливается высокий уровень напряжения, а на элементе И вЂ” -НЕ IO низкий уровень напряжения, соответственно на входе JK-триггера 6 устанавливается высокий

1190488

Составитель В. Чижиков

Редактор О. Головач Texред.И. Верес Корректор О. Луговая

Заказ 700! 57 Тираж 87 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! !3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП кПатентэ, г. Ужгород, ул. Проектная, 4 уровень напряжения, т. е. снимается запрет на прохождение тактовых. импульсов.

Первый тактовый импульс, поступивший по шине 7 тактовых импульсов после импульса управления, изменяет состояние второго триггера 6, на прямом выходе которого устанавливается высокиЙ уровень напряжения, на инверсном выходе — низкий уровень напряжения, а на выходе инвер; тора 1 остается высокий уровень напряжения.

Второй тактовый импульс, поступивший на счетный вход второго триггера 6, снова изменяет состояние второго триггера 6, т. е. на прямом выходе устанавливается низкий уровень напряжения, на инверсном выходе второго триггера 6 — высокий уровень напряжения. По положительному перепаду на инверсном выходе второго триггера

6 на выходе инвертора 1 образуется отрицательный импульс, который поступает на третий вход элемента И вЂ” НЕ 10 и переводит первый триггер 5 в исходное состояние.

На входе триггера 6 устанавливается низкий уровень напряжения, поэтому тактовые импульсы, поступающие по шине 7 тактовых импульсов не изменяют состояние триггера 6. На выходе устройства формируется положительный и отрицательный импульсы, длительность которых равна длительности между двумя импульсами, поступившими по шине 7 тактовых импульсов после импульса управления по входной шине 9.

Формирование следующего одиночного импульса начинается только после подачи отрицательного импульса управления по входной шине 9.

Работа устройства формирования одиночного импульса, выполненного по второму варианту, происходит следующим oPpasoM.

В момент включения питания короткий отрицательный импульс, образованный цепочкой из конденсатора 2 и резистора 3, поступает на второй вход элемента И вЂ” НЕ 7 и вход триггера 8. В результате на выхрде элемента И†HE 6 устанавливается Нулевой уровень напряжения, а на выходе элемен-!

0 та И вЂ” HE 7, . инверсном выходе второго триггера 8 и выходе инвертора 1 — высокий уровень напряжения.

Тактрвые импульсы, поступающие на первый вход элемента И 11 не проходят на счетный вход второго триггера 8, так как элемент И 11 закрыт низким уровнем нап ряжения с выхода элемента И вЂ” 1Е.

После поступления импульса управле!!ия по входной шине 9 работа схемы происходит аналогично первому варианту, отличие

20 состоит в том, что управление происходит по второму входу элемента И 11 (для первого варианта по входу С).

Предлагаемое построение формирователя одиночного импульса позволяет исключить возникновение ложного импульса

25 в момент напряжения питания, сбой схемы за счет фазовых несоответствий меЖду тактовыми импульсами и импульсами управления, так как тактовые импульсы подаются только на вход триггера 6, срабатывание которого происходит по отрицательному пеЗ0 репаду импульса, т. е. схема становится не критичной к длительности тактового импуЛьса, за счет чего повышается помехрустойчивость.