Устройство для группового обслуживания запросов

Авторы патента:

G06F9/50 - Распределение ресурсов, например центрального процессора (ЦП)

G06F13/14 - управление запросами для взаимных отсылок или переноса

1. УСТРОЙСТВО ДЛЯ ГРУППОВОГО ОБСЛУЖИВАНИЯ ЗАПРОСОВ, содержащее регистр заявок, первую и вторую группы блоков элементов И, первый и второй элементы ИЛИ, группу регистров приоритета, триггер . управления, прямой вход которого подключен к выходу первого элемента ИЛИ, входы которого являются сигнальными входами устройства, выходы регистра заявок соединены с первыми управляющими входами блоков элементов И первой группы, входы регистра заявок являются информацион.ными входами устрой ства, выходы устройства подключены к входам второго элемента ИЛИ, к входам , сброса регистра заявок и регистров приоритета, информационные входыкоторых являются кодовыми входами устройства, отличающееся тем,, что, с целью повышения быстродействия за счет одновременного выбора группы приоритетных запросов, в неге .введены блок упорядочения приоритетных кодов, элементы ИЛИ первый и второй групп, элемент ИЛИ-НЕ, третий элемент И.ПИ, дешифратор и регистр числа свободных.каналов, входы которого являются группой сигнальных входов устройства, а выходы подключены к входам дешифратора и через элемент ИЛИ-НЕ - к первым управляющим входам блоков элементов И второй группы и к .первому входу третьего элемента ИЛИ,выход которого подключен к нулевому входу триггера управления, единичный выход которого соединен с вторыми управляющими входами блоков элементов И первой группы, инверсные выходы каждого регистра приоритета группы подключены к группе информационных входов одноименного блока элементов И .первой группы, выходы которого подключены к одноименной группе i входов блока упорядочения приоритет (Л ных кодов, каждая группа выходов которого соединена с группой информационных входов одноименного блока элементов И второй группы, одноименные выходы групп выходов которой подключены к входам одноименного элемента ШШ первой группь:, выходы косо торых являются группой выходов устО5 ройства, выход второго элемента 00 . ИЛИ соединен с входом сброса регистра числа свободных каналов и с втоф рым входом третьего элемента ИЛИ, 00 каждый выход дешифратора, начиная с последнего,соединен с входом одноименного и всех последующих элементов ИЛИ второй группы, выход каждого элемента ШШ второй группы соединен с вторым управляющим входом одноименного блока элементов И второй группы. 2. Устройство по п.1, о т л ичающееся тем, что блок упорядочения приоритетных кодов содержит группу дешифраторов, группу

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11)

ISn д G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3754983/24-24 (22) 18.06.84 (46) 07. 12. 85. Бюл. У 45 (72) А. Х. Ганитулин, В. Б. Красильников и В.Г.Попов (53) 681.325(088.8) (56) Авторское свидетельство СССР

G 06 F 9/46, 1975.

Авторское свидетельство СССР

Р 898435, кл. G 06 F 9/46, 1982. (54) (57) 1. УСТРОЙСТВО gJIII ГРУППОВОГО ОБСЛУЖИВАНИЯ ЗАПРОСОВ, содержащее регистр заявок, первую и вторую группы блоков элементов И, первый и второй элементы ИЛИ, группу регистров приоритета, триггер . управления, прямой вход которого подключен к выходу первого элемента ИЛИ, входы которого являются сигнальными входами устройства, выходы регистра заявок соединены с первыми управляющими входами блоков элементов И первой группы, входы. регистра заявок являются информационными входами устройства, выходы устройства подключены к входам второго элемента ИЛИ, к вхоpàì .ñáðocà регистра заявок и регистров приоритета, информационные входы. которых являются кодовыми входами устройства, о т л и ч а ю щ е е с я тем,, что, с целью повьппения быстродействия за счет одновременного выбора группы приоритетных запросов, в него .введены блок упорядочения приоритетных кодов, элементы ИЛИ первый и второй групп, элемент ИЛИ-НЕ, третий элемент ИЛИ, дешифратор и регистр числа свободных каналов, входы которого являются группой сигнальных входов устройства, а выходы подключены к входам дешифратора и через элемент

ИЛИ-НЕ вЂ” к первым управляющим входам блоков элементов И второй группы и к первому входу третьего элемента ИЛИ, выход которого подключен к нулевому входу триггера управления, единичный выход которого соединен с вторыми управляющими входами блоков элементов

И первой группы, инверсные выходы каждоro регистра приоритета группы подключены к группе информационных входов одноименного блока элементов . И первой группы, выходы которого подключены к одноименной группе входов блока упорядочения приоритетных кодов, каждая группа выходов которого соединена с группой информационных входов одноименного блока элементов И второй группы, одноименные выходы групп выходов которой подключены к входам одноименного элемента ИЛИ первой группы, выходы которых являются группой выходов устройства, выход второго элемента

ИЛИ соединен с входом сброса регистра числа свободных каналов и с.вторым входом третьего элемента ИЛИ, каждый выход дешифратора, начиная с последнего, соединен с входом одноименного и всех последующих элементов ИЛИ второй группы, выход каждого элемента ИЛИ второй группы соединен с вторым управляющим входом одноименного блока элементов И второй группы

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок упорядочения приоритетных кодов содержит группу дешифраторов, группу поразрядных узлов анализа, группу узлов преобразования кодов и группу коммутаторов, причем каждая группа входов блока соединена с входами одноименного дешифратора группы, одноименные выходы дещифраторов группы соединены с входами одноименных поразрядных узлов .анализа, группа выходов )-го (j =1,...,ш, m вЂ” число, разрядов операндов) поразрядного узла анализа подключена к -й группе управляющих входов каждого i-го (i=

1,...,n,n -- число-абонентов) коммутатора, (где < - =j-(i -1),выход каж дого поразрядного узла анализа подключен к соответствующему входу одноименного и всех предыдущих уз-. лов преобразования кодов, выход переносов каждого i-ro узла преобразования кодов соединен с первым входом управления (i + 1)-ro узла преобразования кодов, каждый р-й выход каждого i-ro узла преобразования кодов соединен с р-м управляющим входом каждого i-ro коммутатора, где р= 1,2,..., Pm- (i -1), а -й выход вЂ” с -м входом ((i +1)-го узла преобразования кодов (где ..=2,3.....(m-1), группа выходов каждого коммутатора подключена к одноименной группе выходов блока.

3. Устройство по пп.1 и 2, о т л и ч.а ю щ е е с я тем, что каждый поразрядный узел анализа состоит из (п-1)-го элементов НЕ, (n-1)вЂ” го элементов И и элемента ИЛИ, S-й вход узла (где S=1,2,..., (n-1) через S-й элемент НЕ соединен с

S-м входом S,S+1,...,(п-1)-ro элементов И и с S-м входом элемента ИЛИ, кп-му входу- (n-1)-го элемента И подключен и-й вход узла, выход элемента ИЛИ является выходом узла, первый вход узла соединен с его первым выходом, выход каждого элемента И соединен с соответствующим выходом узла.

4. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что каждый

1-й узел преобразования коДов (где

1=2,3,...,n) состоит из группы (ш-1) элементов НЕ, группы из (n+, 1 вЂ” 1) 96868 элементов И и группы (m-1) элементов

ИЛИ, Z-й вход узла подключен к (Z +

+1)-му входу Z-ro элемента И группы (где Z =1,2,..., (m +I вЂ” 1)", первый вход управления узла соединен с первыми входами первого элемента И группы и всех элементов ИЛИ группы, -й (вход управления узла (где E =2 3>

m вЂ” (i-1)подключен к Я -м входам Z, Z +1,..., (m-1)-ro элементов

ИЛИ группы, выход Z-ro элемента ИЛИ группы подключен к (Z +1)-му входу (Z +1)-ro элемента И группы, выход первого элемента И группы соединен с выходом переносов узла и через первый элемент НЕ группы вЂ” с первыми входами остальных элементов И группы, выход (Z+ 1)-го элемента

И группы соединен через (Z +i)-й элемент НЕ группы с (Z +2)-ми входами (Е+ 2), (Z +3),...,(m +1 вЂ” 1) элементов И группы, первый узел преобразования кодов блока упорядочения приоритетных кодов состоит из (m -1) элементов НЕ и (m-1) элементов

И, причем каждый г-й вход узла (где r=1,2,..., (m-1) через r-й элемент HE соединен с r-м входом

r, r +1,..., (m-1)-го элементов И, выходы которых соединены соответст-!

r венно с первым выходом и с выходом переносов узла, à t-вход (где .,=2,3,...,ш)подключен к t-му входу (t-1)-го элемента И.

5. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что каждый коммутатор содержит группу элементов,.ИЛИ,п .групп элементов И, первые входы элементов И р-.й группы (где р = 1,2,..., ((m вЂ” (i вЂ” 1)) подключены к р -му управляющему входу .коммутатора, второй вход (-го элемента И р-й группы (где g ==1,2, n), подключен к 1 -му входу -й группы управляющих входов коммутатора (где с =)-(i-1), j= 1 2 ... n) выходы g -х элементов всех групп элементов И подключены к соответствующим входам 9 -ro элемента ИЛИ группы, выходы которой являются группой информационных выходов коммутатора.

1196868

Изобретение относится к вычислительной технике и преимущественно может быть использовано в многопроцессорных ЭВМ с общей памятью, общими внешними устройствами или устройствами управления, а также в вычислительных системах и сетях для организации обслуживания потоков запро" сов по критерию ценности информации.

Цель изобретения вЂ” повышение быстродействия устройства для группового обслуживания запросов.

На фиг.1 приведена структурная схема устройства; на фиг.2 вЂ” структурная схема блока упорядочивания . приоритетных кодов; на фиг.3 вЂ” структурная схема поразрядного узла анализа; на фиг.4 вЂ” 7 вЂ” структурные схемы узлов преобразования кодов; на фиг. 8 вЂ” структурная схема коммутатора.

Для большей наглядности и пояснения принципов построения устройства приведены схемы при следующих предпосылках: число абонентов равно 4; приоритетные коды задаются абонентам в пределах значений 1 вЂ” 5 максимальное число свободных каналов равно 4.

Устройство (фиг.1) содержит регистр 1 заявок, информационные входы

2 устройства, группу регистров 3 приоритета, кодовые входы 4 устройства, элементы И 5 первой группы, выходные шины 6 элементов И 5 группы, блок 7 упорядочивания приоритетных кодов, выходы 8 блока 7, группу блоков элементов И 9, элементы ИЛИ 10 группы, элементы ИЛИ 11 группы, триггер 12 управления, элемент ИЛИ-НЕ 13, выход 14 элемента ИЛИ-НЕ 13, дешифратор 15, элемент ИЛИ 16, элемент

ИЛИ 17, элемент ИЛИ 18, регистр 19 числа свободных каналов, сигнальные входы 20 и 21 устройства, группу сигнальных входов 22 устройства и гурппу выходов 23 устройства.

Регистр заявок 1 обеспечивает прием и хранение заявок, поступающих по входам 2. Единичные сигналы с выходов регистра 1 разрешают прохождение приоритетных кодов из регистров 3 в блок 7 упорядочивания приоритетных кодов через элементы И э.

В регистры 3 принимаются по входам

4 приоритетные коды. Эти коды устанавливают очередность обслуживания поступающих запросов, поэтому значения их для всех абонентов устанавливаются различными. Наивысший приоритет соответствует наибольшему значению приоритетного кода.

По шинам 22 в регистр 19 числа свободных каналов принимается двоичный код числа свободных каналов в вычислительной системе. Это число принимает значения к, причем чис10 ло К может быть и меньше числа абонентов п, T,е. К п.Для максимал"ного числа свободных каналов число разрядов 1 регистров 19 определяется по выражению дится упорчдочение приоритетных кодов.

Выбор К запросов производится следуют.;м образом.

Дешифратор преобразует двоичный

35 код числа в распределительный.

Пусть в системе максимальное число каналов равно 4, тогда О. : у с 4..4.Для различных величин к в табл. 1 приведены распределительные ко40 ды, полученные с помощью дешифратора ..

Та блиц а 1

Номер выхода дешифратсра

Код числа К

1 2 3

0 0

0 1 0 0

001

011

0 0 1

0 0 0 1

100

Из табл.1 видно,что для управления выбором k запросов следует использовать выходы дешифратора.

j Упорядоченная убывающая последо тельность приоритетных кодов, по15

1 = )log n(+ 1, где «1оц п1. вЂ” целая часть значения т логарифма числа и. Например, для

n= 4 1=3.

Выделение группы разноприоритетных запросов в соответствии с числом свободных каналов на данный момент времени в вычислительной систе ме осуществляется путем выбора К наиболее приоритетных запросов из упорядоченной убывающей последовательности значений приоритетных кодов поступающих запросов.

Число К хранится в регистре 19 на время одного цикла работы устройства, в течение которого произво1196868 4 лучаемая на выходах 8, подается на блоки элементов И 9, управление которыми производится выходными сигналами с дешифраторов 15. Так для выбора, например, двух запросов необходимо разрешить работу блоков элементов И 9„и 9>, для трех вЂ” И 9 вЂ”

9> . Управление формированием управляющих сигналов блоками элементов

И 9 производится элементами ИЛИ 11.

Работа элементов ИЛИ 11 приведена в табл.2.

Таблица2

Выходные сигналы элементов ИЛИ 11

Номер выхода дешифратора

Двоичны код

1 2)З

001

0 1 О, 0 0

0 1 0 0 1 1 0 0

0 0 1 0 1 1 1 0

0 0 0 1 1 1 1 1

OiO

011

100

Из табл. 2 видно, что число открытых блоков И 9 зависит от числа возбужденных выходов элементов

ИЛИ 11. Число входов элементов ИЛИ с возрастанием его номера уменьша- З5 ется и определяется по выражению (К + 1) где i =- 1,2,..., С помощью элементов ИЛИ-НЕ 13, запрещается выбор запросов, когда в регистр 19 не принято число свободных каналов. Этим же элементом через элемент ИЛИ 18 обеспечивается установка в нулевое состояние триггера

12 управления. С помощью этого триг- 4> гера путем установки его в единичное состояние сигналом "Пуск" по входу

20 либо сигналом ответа из ЭВМ по входу 21 обеспечивается начальный и последующие циклы работы устройства.

Посредством элементов ИЛИ 10 обеспечивается возбуждение соответствующего выхода 23, установка в нулевое состояние соответствующего разряда 55 регистра 1 заявок и соответствующего регистра 3 приоритета,чем исклю-. чается из анализа в очередном цикле работы устройства обслуженный запрос абонента.

Элемент ИЛИ 16 обеспечивает установку в исходное состояние регистра

19 и через элемент ИЛИ 18 вЂ” триггера

12 управления, чем подготавливается устройство для очередного цикла работы, в котором производится выбор группы запросов из оставшихся в регистре 1 заявок в соответствии с числом свободных каналов.

Блок 7 упорядочивания приоритетных кодов (фиг.2) содержит группу дешифраторов 24, выходы 25 дешифраторов

24, группу поразрядных узлов 26 анализа, выхопы 27 и группы выходов 28 узлов 26,группу узлов 29 преобразования кодов, выходы 30 и

31 узлов 29 и коммутаторы 32.

Блок упорядочивания кодов работает следующим образом. Упорядочивание массива из и чисел в данном блоке прризводится в порядке убывания значений чисел таким образом, что на первых выходах 8„ будет признак наибольшего числа из чисел, на вторых 8 вЂ” наибольшего из оставшихся (п-1) чисел и т.д. а на выходах 8вЂ” наименьшего из п чисел. 11ри этом в регистрах 3 приоритета должен быть принят массив из п чисел в прямых кодах.

Выбор экстремального числа производится путем сравнивания сигналов одноименных выходов дешифраторов, преобразующих двоичные коды чисел в распределительные.

Пусть для четырех абонентов (i=

=1,...,n,n=4) заданы следующие значения приоритетных кодов: а =2, а =6, а = 3, а»= 5 Эти числа снимаются из регистров 3;...,3» приоритетов в обратных кодах, т.е. а„ =101, а = 001, а = 100, а» = 010.

Для этих значений чисел в табл.

3 приведены распределительные коды.

Т а б л и ц а 3

Сигнал

1 1

2 001 1 0 О 0 0 f

3 100 0 0 0 1 0 f

4 010 0 1 0 0 0 f

1196868

ll0

Из табл. 3 видно, что на выходах блока 7 за счет анализа одноименных выходов дешифраторов (j=i, ...,m,m 5), начиная с 1-го, должны быть сформированы признаки, определяющие следующую убывающую последовательность а, а, а, а,, что соответствует заданным значениям приоритета абонентам.

Формирование обобщенных сигналов

S„ вЂ” $, являющихся логической. суммой сигналов с одноименных выходов дешифраторов 24, производится в поразрядных узлах 26 анализа. Эти сигналы поступают на выходы 27 логических сумм узлов 26 и используются в узлах 29 преобразования кодов для формирования управляющих сигналов, подаваемых в коммутаторы 32.

Обобщенные сигналы й„ вЂ” й„ формируются в узлах 26 и поступают на выходы 28. Эти сигналы исполь зуются в коммутаторах 32 для формирования признаков, определяющих места размещения приоритетных кодов в регистрах 3.

Поразрядные узлы 26 анализа имеют одинаковую структуру и для И чисел.

Узел 26 (фиг.3) содержит группу из (и вЂ” 1) элементов НЕ 33, элемент

ИЛИ 34 и группу из (и-1) элементов

И 35.

Узел работает следующим образом.

При наличии хотя бы одного единичного сигнала на входах 25„„,...„

25>, (фиг.З) на одном из выходов 28, 111 ...,28« будет единичный сигнал.

Кроме того, единичный сигнал возникает и на выходе 27„, так как все входные сигналы поступают на элемент

ИЛИ 34. Элементы НЕ 33„,...,33 необходимы для получения одного лишь сигнала на выходах 28 „,...,28„ при равных кодах исходных чисел.

Так, для указанного выше примера единичный сигнал возникает на входе

25 „, поэтому элемент И 35„ открыт, так как на его входах присутствуют единичные сигналы с выхода элемента НЕ 36 и со входа 25z„ . Нулевой сигнал с выхода элемента HE 332 запирает элементы И 35 и 35> .

Таким образом, сигнал с выхода

28Äz, т.е. и,указывает на то, что наибольшее число находится в регистре 3>, а сигнал 27,, т.е. $, определяет необходимость передачи признака этого числа в выходные шины 8, блока 7.

Работа узлов 26,...,26 аналогична рассмотренной, поэтому в соответствии с табл. 3 формируется кодовая комбинация сигналов $> (j = 1,5), имеющая код 11011, т.е. на выходе

27„, 27, 27„, 27 имеются единичные сигналы, а на выходе 275 вЂ” нулевой сигнал.

По аналогии с рассмотренным по сигналу S =1 (табл.З) признак второго числа из четвертого регистра

3„ приоритета (Е„ =1) должен быть сформирован в выходных шинах 8 блока 7.

Очередной сигнал S =О, à S<- =1.

Это означает, что признак очередного наибольшего числа необходимо сформировать в третьих выходных шинах

8 блока 7.

По сигналу S = 1 следует сформировать признак числа в выходных шинах 8>, соответствующий первому регистру 3 приоритета.

Из изложенного следует, что кодовая комбинация сигналов S

S9 = 11011 должна быть преобразована в кодовую комбинацию 1111. Эти функции выполняются узлами 29 преобразования кодов. Узел 29 (фиг.4) содержит группу из (m вЂ” 1) элементов НЕ 36 и группу из (m -1) элементов И 37. Эти элементы соединены следующим образом.

Элементы НЕ 36 необходимы для бло° кировки формирования ложных сигналов, так .как узел преобразования должен формировать выходной сигнал только на одном выходе.

Так как сигнал $„ = 1 (табл.З)> то он присутствует на входе 27„ узла 29 (фиг.4). Этот сигнал через элемент НЕ 36 закрывает элементы

И 37,,...,37, и поэтому единичный сигнал будет лишь на выходе 30„„ и на выходе 31„ переносов узла.

Узлы 29,...,29 преобразования кодов имеют одинаковую структуру, а количество элементов, составляющих из функциональные схемы,определяется местом узла в блоке.

Структурные схемы узлов 29z

29 (фиг.5 вЂ” 7) содержат группы элементов НЕ 36, И 37 и ИЛИ 38. Эти элементы соединены следующим образом.

196868

Таблица4

Узел 29 Узел 29 Узел 29„

Узел 29„

1234123

0 1 0 0 00

0 0

1 1 0

2 0 1

0 0

0 0 0 0 0 0 00 0 000 0 0 0 0 0

3 1 1 0 0 0 1 0 0 00 1 000 0 0 0 0 0

0 0

4 0 0 1 0 0 0 0 1 00 0 000 0 0 0

510100100000100000

0 0

1 0 0 0 1 0 00 0 100 0 0 0 0 0

6 0 -1

7 1

Рассмотрим работу узлов 29 вЂ” 29

Эти узлы отличаются от узла 29, тем, что в них учитываются признаки наибольших чисел, определениые в предыдущих узлах преобразования кодов.

В этих узлах дополнительно имеется

t группа элементов ИЛИ 38, посоедством которых учитываются преобразованные коды в предыдущих узлах преобразования. С помощью группы элементов НЕ

36 блокируется формирование ложных сигналов, чем исключается наличие на выходах узла двух и более сигналов.

Посредством элемента И 37„ формируется сигнал переноса на выходе

31 при кодах S вЂ” S . равных: в узле 32 вЂ” 11......: в узле 32

111....

Преобразование кодов в каждом узле 29 производится в соответствии с табл.3 состояния узлов.

Пусть кодовая комбинация сигналов

S (j = 1,5) равна 1111.

При этих условиях сигналы на шинах 27,,...,27 равны единице. По сигналу на шине 271 в узле 29 (фиг.4) блокируется через элемент

HE 36, формирование сигналов на выходных шинах 30,,...,30„ . Таким образом, единичный сигнал будет на выходе 30, и кодовая комбинация выходных сигналов будет иметь вид 10000,что соответствует табл.4 (нижняя строка табл.4).

Сигнал переноса с выхода 31„ узла

29„ и нулевые сигналы с выходов

30„,...,30„< поступают на второй узел 29 преобразования кодов (фиг.5). Так как на шинах 31„. и 27 имеются единичные сигналы, то элемент И 37, узла 29 открыт, а единичный сигнал с выхода этого элемента поступает на выходную шину

30 и шину переноса 31, и через элемент HE 36» закрываются элементы

И 37 вЂ” 37< . Ha выходе узла 29 образуется кодовая комбинация 1000, что соответствует тал.4.

10 Выходные сигналы с узла 29 поступают на третий узел 29 преобразования кодов. Так как единичные сигналы имеются на шинах 31 и 27 (фиг.6), то через элемент 30 1 и шину. 31з переноса и через элемент

HE 36„ закрываются элементы И 37 и 37З . Выходная комбинация имеет вид: 100 что соответствует табл.4.

Сигналы с выходов узла 29> пос2р тупают на четвертый узел 29ь преобразования кодов. Так как единичные сигналы имеются на выходе 31 и 27 (фиг.7), то элемент И 37, открыт. Кдиничный сигнал с его выхода поступает на шину 30, и через элемент НЕ 36 закрывает элемент

И 37 . Таким образом, на выходе узла 29 формируется кодовая комбинация сигналов 10, что также соответствует табл.4.

При других кодовых комбинациях сигналов S„ (j = 1,5) работа узлов

29 производится аналогично рассмотренной выше, но с участием элементов ИЛИ 38.

Выходные сигналы 29„ по шинам

30 и (по существу преобразованные сигналы S< вЂ” Sq) узлов 26 по шинам

28 (сигналы f, вЂ” f> ) поступают на коммутаторы 32. !

1196868

Процолжение табл. 4

Узел 29ц

Узел 29э

Узел 29>

Узел 29, 1 2 3 4 5

1 2 3 1 2

1 234

000 1 0 0 0 0

000 0 0 0 0 0

0 0

15 1 1

0 0

0 1

1 1 0 1 0

31 1 1

7 1 1

8 0 0

9 0

10 0 1

11 1 1

12 0 0

13 1 0

14 0 1

16 0 0

17 1 0

18 0 1

19 1 1

20 0 0

21 1 0

22 0 1

23 1 1

24 0 0

25 1 0

26 0 1

27 1

28 0 0

29 1 О

30 0 1

1 0 0 1 0 0 0 0 1

0 1 0 0 0 0 1 0 0

0 1 0 1 0 0 00 0 010 0 0 0 0 0

0 1 0 0 1 0 00 0 010 0 0 0

0 1 0 1 0 0 00 1 000 0 1 0

1 1 0 0 0 2 00 0 01 0 0 0 0 0 0

1 1 0 1 0 0 00 0 100 0 1 0 0 0

1 1 0 0 0 0 00 0 100 0 1 0 0 0

1 1 0 1 0 О 00 1 000 1 0 0 1 0

0 0 1 0 0 0 01 0 000 О 0 0 0 0

1 1 0 0 00 0 001 0 0 О 0 0

0 0 .1 0 1 0 00 О 001 0 0 0 0 0

1 1 0 0 00 000 0 0 1 0 0

1 0 1 0 0 1 00 0 001 0 0 0 0 0

1 0 1 0 1 0 00 0 100 0 0 1 0 0

1. 0 1 1 0 0 00 1 000 1 0 0 0 1

01100010000100000

1100000010001

0 1 1 0 1 0 00 0 010 0 0 1 0 0

0 1 1 1 0 0 00 1 000 0 1 0 0 0

1 1 0 0 1 0 00 0 010 0 0 1 0 0

1 1 0 0 00 0 100 0 1 0

00 0 !00 0 0 0

1 0 0 00 000 0 0 0

11 1196

Коммутаторы 32„,...,32 имеют одинаковую структуруа

Каждый i-й коммутатор 32 (фиг.8) содержит m вЂ” (i вЂ” 1)) групп элементов И 39 по и элементов И в каждой группе, группу из И элементов ИЛИ

40.

Посредством группы элементов ИЛИ

10 формируются сигналы запросов приоритетных абонентов, число которых 10 выбрано на обслуживание в соответствии с числом свободных каналов, а номер элемента ИЛИ 10 указывает на номер абонента, принятого на обслуживание. 15

Рассмотрим работу устройства в целом при указанных выше значениях приоритетных кодов и когда число свободных каналов равно двум.

Исходное состояние характеризуется тем, что регистры 3 приоритета, регистр 1 заявок и регистр 19 числа свободных каналов устанавливаются в нулевые состояния (на фиг ° 1 не показано).

Перед началом цикла работы по входам 4„,...,.4,, на установочные входы регистров 3,,,...,34 приоритета поступают коды чисел соответственно а = 010, а = 110 а = 011, а = 101, а по входам 22 в регистр

19 числа свободных каналов число к = 010.

Запросы от абонентов поступают по входам 2 в соответствующие разря- 35 ды регистра 1 заявок. Единичные сигналы с выходов регистра 1 разрешают работу блоков элементов И 5 первой группы. Код числа К = 010 в дешифраторе 15 преобразуется в рас- 40 пределительный и в соответствии с табл. 2 единичные сигналы будут сформированы на выходе элементов ИЛИ 11, и 11 первой группы. Эти сигналы разрешают работу блоков элементов 45

И 9„ и 9 . Элементы И 9„ и 9 также открыты по инверсным входам, связанным с выходом 14 элемента ИЛИНЕ 13. .Работа устройства начинается по 50 сигналу Пуск", поступающему по входу 20 через элемент ИЛИ 17 на единичный вход триггера 12 управления.По этому сигналутриггер 12 устанавливается в единичное состояние, разрешающее передачу приоритетных кодов из регистров 3„,...,3,, в блок 7 упорядочивания приоритетных кодов.

868 12

В соответствии с табл.3 единичные сигналы (фиг.2) будут на выходе 25,> дешифратора 24„, на выходе 25 > дешифратора 24z, на выходе 25> дешифратора

24>, на выходе 25 дешифратора 24 .

Таким образом, единичные сигналы будут на следующих входах поразрядных узлов 26<,...,26 анализа, на входе

25), узла 26„, на входе 25 узла 26 на входе 25 узла 26, на входе

25„ узла 26» на всех входах 25 узла 263 сигналы равны нулю. В узлах 26„,...,26(формируются сигналы (фиг.2 и 3), поступающие: в узле

264 вЂ” на шину 27, ($„ =1) и на шину

28, в узле 26 вЂ” на шину 27 (9g= .=1) и на шину 28, в узле 26,, вЂ” на

ыину 27„ ($ =1) и на шину 28», в узле 26з вЂ” на шину 27, ($ =1) и на шину 28, в узле 26 вЂ” сигналы равны нулю.

Сигналы S $,S, S поступают на узлы 29„ вЂ” 29 преобразования кодов.

В каждой группе выходов 28„,..., 28m формируются сигналы f1 поступающие на коммутаторы 32.

По кодовой комбинации сигналов

SJ (j =1,5), равной 11011, формируются выходные сигналы в узлах 29 преобразования кодов следующим образом, В узле 29„ (фиг.4) по единичному сигналу на шине 27 вЂ” кодовая комбинация 100000 и сигнал переноса на выходе 31„.

В узле 29 (фиг.5) по единичным сигналам на выходе 311 и входе 27> кодовая комбинация 1000 и сигнал пе реноса,на выходе переносов 31@.

В узлах 29 (фиг.6) единичные сигналы присутствуют на выходе 31 и входах 27 и 27> . Так как элемент

И 37„ -закрыт нулевым сигналом на входе 273,то единичный сигнал с выхода элемента НЕ 36 открывает элементы И 37 и 37 по их первым входам. Так как единичные сигналы присутствуют на втором входе элемента И 37@ (сигнал на выходе 31 ) и на третьем (сигнал на шине 27> ), то элемент И 37> oTKpbIT ° На выходе

30 узла 29> формируется единичный сигнал, который через элемент НЕ 36 закрывает элемент И 37 . Таким образом, на выходе узла 29 формируется кодовая комбинация 010. Эти

j налы и сигнал переноса о выхоl3 1 ду 31>, равный нулю, поступают в узел 29 (фиг.7).

Так как сигнал на шине 31> равен нулю, то элемент И 37, закрыт, нулевой выходной сигнал которого через элемент НЕ 36„ открывает элемент И 37 по первому входу. На входе 27 имеется единичный сигнал.Так как имеется единичный сигнал на выходе 30, то элемент И 37 открывается и на выходе узла 29ц формируется кодовая комбинация 01. .Кодовые комбинации выходных сигналов узлов 29„ вЂ” 29 преобразования соответствуют табл.4 (строка

27 помечена звездочкой).

Таким образом, единичные сигналы, по которым производится упорядочивание чисел, присутствуют на следующих шинах: на шине 30„„ коммутатора 32„; на шине 30 „коммутатора 32, на шине 30 коммутатора 32>, на шине

30, коммутатора 32, на шинах 28, 28 ц,28, 285 соответственно узлов

26, 26» 26 и 26 .

В коммутаторе 32„ по сигналам на входах 30„ и 28 открывается элемент И. 39, единичный сигнал с выхода которого через элемент ИЛИ 40 поступает во второй выход группы выходов 8„, при этом кодовая комбинация выходных сигналов на выходе

8 имеет вид 0100.

В коммутаторе 32 по сигналам на входах 30 и 28 открывается элемент И 39,<, формирующий выходной сигнал в четвертой шине группы выходов 8, при этом кодовая комбинация выходных сигналов на выходе 8 имеет вид 0001.

В коммутаторе 32> по сигналам на входах 30з и 28с,> открывается эле196868 14 мент И 39 . Единичный сигнал с его выхода поступает в третью шину группы выходов 8> при этом кодовая комбинация на выходе 8 имеет вид

0010.

В коммутаторе 32> по сигналам на входах 30 и 28> открывается элемент И 39, при этом в группе выходов 8 формируется кодовая комбинаt 0 ция 1000.

Из анализа кодовых комбинаций на выходах 8„,...,8 видно,что порядок убывания приоритетов абонентов следующий: 2 - 4 - 3 1.

Так как открыты только блоки элементов И 9, и И. 9>то с помощью этих блоков формируются выходные сигналы на выходах 23 следующим обрa3ом.На выходе блока элементов И 9„ кодовая

2б комбинация имеет вид 0100, поэтому единичный сигнал формируется на выходе элемента ИЛИ 10>,т.е. на выходе

23 . На выходе блока 9 кодовая комбинация имеет вид 0001, поэтому единичный сигнал формируется на выходе элемента ИЛИ 10,т.е. на выходе

234.

Сигналы с выходов 23 и 23 производят гашение второго и четвертого разрядов регистра 1 заявок регистров

3 и 3, а также через элемент ИЛИ

16 гасят регистр 19 числа свободных каналов и триггер 12 управления через элемент ИЛИ 18.

Таким образом, из последовательности приоритетных кодов выбраны два наиболее приоритетных сигнала, соответствующие второму и четвертому або40 нентам, которые принимаются на обслуживание свободными каналами 3ВМ.

1196868

ВНИИПИ Закаэ 7565/48 Тираж 709 Подписное

Филиал IIIIII "Патент", г. Ужгород, ул..Проектная, 4