Сумматор параллельного действия

 

Класс 42m, 14

Л !26()1)7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Г. К. Столяров

СУММАТОР ПАРАЛЛЕЛ4) НОГО ДЕЙСТВИЯ

Заявлено 29 мая 1959 г. за № 629323/26 в Козп)тет по делам изобретен;)й и открытий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений)) ¹ 5 за 1960 г.

Известны сумматоры, использующие ферриты совместно с транзисторами. Однако в этих схемах перенос ра=пространяет я последовательно из разряда в разряд, что увеличивает общее время суммирования.

Предлагается схема сумматора с параллельной реализацией логики переноса. Она состоит из матрицы, каждый феррит которой прошит шиной опроса, запрещающими шинами инверсий от сумх) и переносов, возникающих при сложении исходных чисел по модулю 2, и шиной считывания. Прошивка осуществляется такиi) образом, что феррит. который стоит в 1 разряде, на j строке реализует логику

Р,,- =1 (", — S, ) —.— S;;) —........ .-)- S, —. Ь; )), где 1 — сигнал опроса, P, — инверсия переноса из 1 разряда, Т+д — инверсия суммы по модулю 2 в 1+к разряде.

На чертеже представлена принципиальная схема устройства, где A) — Аа, В,— B5 — входы сумматора;

P) P5 — инверсные выходы переносов; з) — S5 — инверсные выходы сумм;

Si — S5 — выходы счм. 1;

С) — С5 — выход результата;

Ш) — Ш4 — шины считывания;

Z1 — элементарные сумматоры с выходами сумм переносов;

Х2 — выходные сумv.àòîðû;

И вЂ” инвертирующие ферриты;

М вЂ” матрица псвознол переноса;

Ло 126бб7

1> — и11О1а инвepTIfpoa.f»si результата;

Ф вЂ” отдельные фсрриты регистра и матрицы сквозного переноса с выходными обмоткахш;

_#_ — усилители-формировател1f fìïó 7bñoç;

Ф. И вЂ” ферритные матриць! элLìÃíTçpflbf су мматооов.

jI,;i;f пр1мсра на матрице сквозного переноса М заштрихованы ферриты Ф, запрещасмые импульсом S,.

Шина . читывания Ш прошивает все ферриты данного разря а. К шинам считывания подключены усилителги считыван11я, 1исло кото|1ых ра;.гио числу разрядов матрицы. На третьем этапе суммируются по модул1О 2 суммы S If переносы P с матрицы сквозчого переноса

Pl Р Р, . P

Предлагается в11доизменение устройства, в котором путем введения дополн11тельнои матрицы и(сключается втОрОе слОжение по модулю

Для этого, после первого этапа вырабатываются дополнительно сигна.7bl (0) 1-=-Л, +В, If S а Ре истР длЯ BbfPBGoTi II SI

В матрицу переносов в ферриты f-èoãо разряда вводится для запрета импульс 5,, т. е. феррит реализует логику

C,,i=1(Р,— Ь; +У,+..+...+У, +S I — .S.)

В этом случае матрица дает на выходе единицы только в тех разядах, где отсутствовала сумма и куда пришел перено:; Феррит дополнительной матрицы, который стоит в l разряде íà j-ной строке реализует логику

С",., = 1((О) + 5,. 1+ ... + Ь,—, + Ь,)

Единица на выходе дополнительной матрицы появится лишь в тех разрядах, где присутствует сумма и отсутствует и ренос, Результат суммирования получается объединением выходов первой и второй матриц.

Предмет изобретения

1 Сумматор Tiàðà 77å fibHoTo действ;1я, выполненный HB ферритах с прямоугольной петлей гистерезиса и транз;1сторах для усиления сигнала, отл и ч а ю ц. и и с я тем, что, с целью по ышения скорости распространения переноса, в нем применен ферритовьш дешифратор (матрица) переносов, вход которого соединен с инверсным выходом дешифратора суммы и переносов, сигналы с которых служат для запрещен f перемагничивания феррита, выход которого соединен с выходным сумматором по модулю 2.

2. Видоизменение сумматора по п. 1, о т л и ч а ю щ е е с я, тем, что, с целью устранения второго суммирования по модулю 2, применена доподнительная матрица, служащая для определения единиц кода суммы, в образовании которых не участвовал перенос.

Сумматор параллельного действия Сумматор параллельного действия Сумматор параллельного действия 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх