@ -канальный формирователь последовательности импульсов

 

N-КАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ,содержащий постоянное запоминающее устройство , N выходов которого являются вьпсодами N-канального формирователя последовательности импульсов, отличающийся тем, что, с целью упрощения формирователя путём уменьшения разрядности постоянного запоминающего устройства, в него введен регистр сдвига, выходы разрядов которого соединены с соответствующими адресными входами постоянного запоминающего устройства, а его пе:рвые, второй и третий входы соединены соответственно с первыми, вторым и третьим входами формирователя при этом (Н+1)-й выход постоянного запоминакмцего устройства подключен к входу первого разряда регистра сдвига.

CO}03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) y1) 4 Н 03 К 23/00 3/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOhhY СВИДЕТЕЛЬСТВУ

Ф

° °

°

Г ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3709121/24-21 (22) 11 03.ъ84 (46) 23.12.85. Бюл. Р 47 .(72) Е, И. Верещак и П. Н. Смирнов (53) 621.374.32(088.8) (56) Авторское свидетельство СССР

Р 834934, кл. Н 03 К 23/00, 1979, Патент Франции 9 2504754, кл, Н 03 К 5/15, 1982. (541 (57) И-КАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ

ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащий постоянное запоминающее устройство, N выходов которого являются выходами N-канального формирователя последовательности импульсов, о т— л и ч а ю шийся тем, что, с целью упрощения формирователя путем уменьшения разрядности постоянного запоминающего устройства, в него введен регистр сдвига, выходы разрядов которого соединены с соответствующими адресными входами постоянного запоминающего устройства, а его первые, второй и третий входы соединены соответственно с первыми, вторым и третьим входами формирователя при этом (N+1)-й выход постоянного эапо минающего устройства подключен к входу первого разряда регистра сдвига. o,, е

1200417

45

Изобретение относится к импульсной технике и может быть использовано в делителях частоты и в устройствах программного управления, Целью изобретения является упрощение формирователя путем уменьшения разрядности постоянного запоминающего устройства, FIa фиг. 1 представлена функциональная схема формирователя; на фиг. фиг. 2 — выходная 3 — канальная последовательность импульсов, причем на фиг. 2 Q 3 (соответствует состояниям выхода первого, второго и третьего разрядов постоянного запоминающего устройства, à g — входная тактовая последовательность.

N-канальный формирователь последовательности импульсов содержит постоянное запоминающее устройство 1, N выходов 2 которого подключены к .выходам N-канального формирователя последовательности импульсов, регистр

3 сдвиra, выходы разрядов которого соединены с соответствующими адресными входами 4 постоянного запоминающего устройства 1, Первые 5, второй 6 и 7 входы регистра 3 сдвига подключены к первым, второму и третьему входам N-канального формирователя импульсов. И+1-й выход 8 постоянного запоминающего устройства подключен к входу первого разряда регистра 3 сдвига.

N-канальный формирователь последовательности импульсов работает следующим образом.

Используемый в предлагаемом устройстве регистр 3 сдвига имеет входы следующего функционального назначения: первые входы 5 — входы данных, используются при вводе в регистр числа в параллельном двоичном коде, Второй 6 вход — вход выбора режима, Третий 7 вход — вход синхронизации„ предназначенный для подачи на регистр 3 сдвига тактовых (синхронизирующих) импульсов. При наличии высокого потенциала на втором б входе регистр 3 сдвига работает в режиме вво- да информации в параллельном коде с первых 5 входов при подаче тактового импульса на его третий 7 вход. Если на втором 6 входе имеется низкий потенциал, то регистр 3 работает в режиме сдвига. При этом по каждому такъ товому импульсу, поступающему ка его третий 7 вход, в первый разряд

5 10 .15

ЗО

35 записывается информация с его входа, во второй — то состояние, которое было перед поступлением тактового импульса в первом. В третий - состояние второго и т,д, Состояние последнего разряда соответствует состоянию предпоследнего,. а предыдущее состояние последнего разряда теряется, Для формирования последовательо 4 ности импульсов длинои 2 с выходов постоянного запоминающего устройства . необходим "просмотр" всех его ячеек, Этот "просмотр" в предлагаемом устройстве обеспечивается изменением состояний выходов регистра сдвига по закону нелинейной последовательности, имеющей длину Р различных двоичных слов разрядности E. Так, например, для трехразрядного регистра сдвига длина нелинейной последова. тельности равна 8 тактам, 3а тактом, следующим под номером семь, последовательность состояний повторяется, Исходным состоянием предлагаемого устройства является состояние регистра сдвига, формируемое при высоком потенциале на его втором 6 входе и тактовом импульсе на третьем 7 входе путем подачи соответствующего двоичного кода на его первые 5 входы, Для рассматриваемого примера исходным является нулевое состояние.

После изменения потенциала на втором 6 входе устройства с высокого на низкий, на третий 7 его вход подается последовательность тактовых импульсов.

По первому тактовому импульсу в первый разряд регистра 3 сдвига записывается содержимое (И+1) "го (в .рассматриваемом случае 4-го) разряда нулевой ячейки постоянного запоминающего устройства 1, .В ячейке с нулевым адресом записана "1", т.е. регистр 3 сдвига переходит в состояние

"1", По второму тактовому импульсу содержимое первого разряда сдвигающего регистра 3 переходит во второй разряд, а в первый записывается содержимое четвертого разряда ячейки с адресом "1", т.е. "0". Таким об-. разом, регистр 3 переходит в состояние "2", подключая к входу первого разряда четвертый разряд ячейки

ПЗУ с адресом "2", т.е. "!", Ho тактовому импульсу содержание второго

Я ф

Фи3. Я

Составитель Е, Суров

Редактор В. Иванова Техред О.Ващишина Корректор М. Демчик

Заказ 7878/б1 Тираж 87) Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

3 разряда переходит в третий, содержимое первого во второй, а в первый разряд переходит "1", записанная в четвертом разряде ячейки с адресом

2, т.е. регистр принимает состояние

"5". При этом к входу первого разряда подключается четвертый разряд с ячейками ПЗУ с адресом "5". По четвертому импульсу в первый разряд

1200417 .4 записывается "1", во втором разряде

"1", ранее бывшая в первом, в третьем "0", р ане е бывший во втором, а "1", находившаяся в третьем разряде теряется, Таким образом, регистр принимает состояние "3" и т.д. Заданная выходная последовательность импульсов снимается с первых трех выходов ячеек ПЗУ I.