Модель ветви сети

 

МОДЕЛЬ ВЕТВИ СЕТИ, содержащая формирователь временного интервала , выполненный в виде счетчика, триггер прерывания, триггер занятости , пять элементов И, причем первый вход первого элемента И является счетным входом модели ветви се- . ти, выход первого элемента И соединен со счетным входом формирователя времеиного интервала, информационный вход которого является входом кода длительности ветви сети, выход формирователя временного интервала соединен с первым входом второго элемента И, выход которого подключен к единичному входу триггера прерывания, единичный выход которого соединен с первым входом третьего элемента И, выход пятого элемента И является выходом сигнала запрета модели ветви сети, отличающая ся тем, что, с целью сокращения аппаратурных затрат, в нее введены элемент ИЛИ, элемент ШШ-41Е, первый и второй эле-. менты задержки и шифратор, причем первый вход первого элемента ИЛИ является входом сброса модели ветви сети, выход первого элемента ИЛИ подключен к нулевым входам, триггера занятости, триггера прерывания и входу установки в О формирователя временного интервала, нулевой выход триггера занятости соединен с первым входом четвертого элемента И, выход которого подключен к первому входу элемента ИЛИ-НЕ, входу разрешения установки кода формирователя временного интервала и через первьш элемент задержки - к единичному входу триггера занятости, второй вход элемента ШШ-ИЕ соединен с выходом тре- (О т.ьего элемента И и входом второго элемента задержки, выход которого подключен к второму входу элемента ИЛИ, выход элемента ИЖ-НЕ соединен с первым входом пятого элемента И и входом шифратора, выход которого является выходом кода модели ветви сети, вторые входы третьего, четвертого и пятого элементов И объеданены и являются входом сигнала запрета эо j 1 модели ветви сети, третий вход третьего элейент а И является входом прерьшания модели ветви сети, третий вход четвертого элемента И - входом определения занятости модели ветви сети, единичный выход триггера прерываний соединен с первым входом третьего элемента И и является выходом прерывания модели ветви сети, а единичный выход триггера занятости подключен к вторым входам первого и второго элементов И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А (51)4 G 06 F 15 20.ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К:"Г()1-. „-„

13, ta

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

-я.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3649970/24 24 (22) 10. 10,83 (46) 30.12.85. Бюл. 1(48 (71) Институт проблем моделирования в энергетике АН УССР (72) А.Г.Додонов, А.А.Котляренко, В.П.Приймачук, В.М.Шишмарев и .А. М Д1етини н (53) 681. 333 (088. 8) (56) Авторское свидетельство СССР

1(422002, кл . G 06 G 7/48, 1972 .

Авторское свидетельство СССР

Ф 470811, кл. G 06 F 15/20, 1973. (54) (57) МОДЕЛЬ ВЕТВИ СЕТИ, содержащая формирователь временного интервала, выполненный в виде счетчика, триггер прерывания, триггер занятости, пять элементов И, причем первый вход первого элемента И является счетным входом модели ветви сети, выход первого элемента И соединен со счетным входом формирователя временного интервала, информационный вход которого является входом кода длительности ветви сети, выход формирователя временного интервала соединен с первым входом второго элемента И, выход которого подключен к единичному входу триггера прерывания, единичный выход которого соединен с первым входом третьего элемента И, выход пятого элемента И является выходом сигнала запрета модели ветви сети, отличающая с я тем, что, с целью сокращения аппаратурных затрат, в нее введены элемент ИЛИ, элемент ИЛИ»НЕ, первый и второй эле- . менты задержки и шифратор, причем первый вход первого элемента ИЛИ является входом сброса модели ветви сети, выход первого элемента ИЛИ под" ключен к нулевым входам триггера занятости, триггера прерывания И входу установки в "О" формирователя временного интервала, нулевой выход триггера занятости соединен с первым входом четвертого элемента И, выход которого подключен к первому входу элемента ИЛИ-НЕ, входу разрешения установки кода формирователя временного интервала и через первый эле мент задержки к единичному входу триггера занятости, второй вход эле мента ИЛИ-НЕ соединен с .выходом третьего элемента И и входом второго элемента задержки, выход которого подключен к второму входу элемента

ИЛИ, выход элемента ИЛИ-НЕ соединен с первым входом пятого элемента И и входом шифратора, выход которого является выходом кода модели ветви сети, вторые входы третьего, четвертого и пятого элементов И объединены

/ и являются входом сигнала запрета модели ветви сети, третий вход тре» тьего эле(чента И является входом прерывания модели ветви сети, третий вход четвертого элемента И - входом определения занятости модели ветви сети, единичный выход триггера прерываний соединен с первым входом третьего элемента И и является выходом прерывания модели ветви сети, а единичный выход триггера занятости подключен к вторым входам перво" го и второго элементов И.

1 1

Изобретение относится к вычислительной технике, а именно к устройствам для обработки информации специального назначения, и может

I быть использовано при построении специализированных вычислительных устройств для моделирования сетевых задач, в частности задач ор ганизационного управления.

Цель изобретения - сокращение уппаратурных затрат при моделировании сетевых задач.

На чертеже изображена функциональная схема модели ветви сети.

Устройство содержит формирователь 1 временного интервала,,трцггер 2 занятости, триггер 3 прерыва- . ния, элементы 4 и 5 задержки, шифратор 6 адреса, элемент ИЛИ 7, элемент ИЛИ"НЕ 8, элементы И 9-13. Фориирователь 1 временного интервала предназначен для формирования задержки сигнала, пропорциональной длительности моделируемой ветви сети. Он может быть выполнен на основе счетчика-регистровых структур., Триггер. 2 занятости предназначен для определения занятости данной модели, Триггер 3 прерывания предназначен для фиксации момента окончания мо- . делирования ветви сети, Элементы 4 и 5 задержки предназначены для формирования разрешающего сигнала, задержанного относительно сигнала на входных полюсах 15 и 16 на время, большее времени действия, этого сиг., нала.

Шифратор 6 адреса предназначен для формирования кода, соответствующего номеру данной модели ветви.

Входами устройства являются полюса 14-19. Входной полюс 14 предназначен для подключения генератора импульсов. Входные полюса 15 и 16 служат для приема сигналов анализа состояния данной модели. Входной полюс 17 является полюсом общего сброса. Входной полюс 18 предназначен для приема сигнала запрета из предыдущей модели ветви. Входной полюс 1.9 служит для приема кода длительности ветви сети.

Входами устройства являются полюса 20-22. Полюс 20 служит для выдачи сигнала прерывания, который соответствует концу моделирования временного интервала данной моделью.

Полюс. 21 предназначен для выдачи

55 необходимо моделировать, Таким образом, ставится в однозначное соответствие номер ветви графа и комер модели, в которую записывается длительность данной ветви .. Кроме того, -сигнал с выхода элемента

ИЛИ-НЕ 8 поступает на вход элемента И 13 ° На выходе элемента 13 появляется сигнал запрета. Этот сигнал поступает на,выходной полюс 22, а с него на входной полюс 18 второй модели. На второй модели сиг" нал запрета с входного полюса 18 поступает на вход элемента 11 и запрещает прохождение сигнала анализа с входного полюса 15. Кроме этого, сигнал запрета на второй

201844 2 кода данной модели. Полюс 22 служит для выдачи сигнща запрета на все модели, следующие за данной.

Устройство работает следующим обр аэом.

Для решения сетевой задачи все модели соединяются между собой следующим образом..Входные полюса

14-17 и 19 всех моделей объединяют10 ся между собой. На входной полюс

18 первой модели постоянно подается разрешающий потенциал . Выходной полюс 22 первой модеди соединен с входным полюсом 18 второй модели, 15 выходной полюс 22 второй модели соединен с входным полюсом 18 третьей модели и т.д.

Процесс моделирования ветви графа происходит следующим образом.

Ищется свободная модель. Для этого на входной полюс 15 полается сигнал, который поступает на вход элемента

И 11 всех моделей. Анализ состояния . модели начинается.с модели, стоящей

25 на первом месте. Если в первой мо дели триггер 2 занятости находится в состоянии "0", то разрешающий потенциал с его нулевого выхода поступает на второй вход элемента И 11.

30 На третий вход этого элемента. по стоянно подается разрешающий потенциал. с входного полюса 18. На выходе элемента И 11 появляется сигнал, который подается на вход элемента

ИЛИ-НЕ 8. На выходе элемента ИЛИ-НЕ

8 появляется сигнал, который поступает на вход шифратора 6 адре са, разрешая формирование кода, соответствующего номеру данной ветви, 40

Этот код, соответствует номеру свободной модели, и .для этой модели назначается ветвь графа, которую

1201844 модели с входного полюса 18 поступает на вход элемента И 13. На выходе элемента появляется сигнал запрета, который через выходной полюс

22 поступает на входной .полюс 18 третьей модели и т,д. Таким образом, сигнал запрета поступает на все модели, кроме первой.

Если первая модель занята (триггер 2 в состоянии "1"), потенциал запрета с нулевого выхода триггера

2 поступает на вход элемента И 11, запрещая прохождение сигнала с входного полюса 15. Запрет на выходе элемента И 13 не формируется, и на выходном полюсе 22 присутствует потенциап разрешения. Этот потенциал подается на входной полюс 18 второй модели, разрешая анализ ее состояния, Если триггер 2 в этой модели находится в состоянии "1", то и на этой модели сигнал запрета не формируется, и подается потенциал разрешения на входной полюс 18 третьей модели.

Этот процесс происходит до тех пор, пока не обнаруживается модель, у которой триггер 2 в состоянии "0" (модель свободна) . На этой .модели формируется сигнал запрета, который через выходной полюс 22 подается на входной полюс 18 следующей модели

,ветви и через элемент И 13 и выход ной полюс 22 - на входной полюс 8 следующей модели и т.д. Таким образом, происходит распространение сигнала запрета на все модели за

;первой свободной.

На первой свободной модели сиг нала разрешения с выхода элемента

И 11 подается на вход разрешения записи формирователя временного ин,тервала 1. На информационные входы через входной полюс 19 поступает код, дополняющий код длительности. моделируемой ветви графа до полного объема счетчиков формирователя 1.

Происходит запись этого кода в формирователь 1. Кроме того, сигнал с выхода элемента И 11 поступает на вход элемента задержки 4. По истечении времени, большего, чем время действия сигнала на входном полюсе

15, на выходе элемента 4 задержки появляется разрешающий сигнал, который поступает на вход установки в

"1" триггера 2. Триггер 2 устанав ливается в "1", и йотенциал c его нулевого выхода запрещает прохождение сигнала с входного полюса 15

50 лиза моделей ветви, выставивших прерывание.

Анализ начинается с модели, стоя" щей на первом месте. Если у этой модели триггер 3 прерывания стоит в "0", то сигнал запрета с единичного выхода триггера 3 подается на вход элемента И 12,.запрещая прохождение сигнала с входного полюса

16, На выходе эелмента ИЛИ-НЕ не формируется сигнал разрешения формирования кода модели, а на выходе через элемент И 11. Почвление следую щего импульса на входном полюсе

15 не влияет на состояние схемы данной модели, 5 Если в данный момент для моделирования назначены еще ветви графа, то на входной полюс 15 подается следующий импульс, и процесс поиска

" свободной модели и записи в нее дли"

10 тельности ветви графа повторяется.

После записи длительности всех ветвей графа, назначенных в данный момент времени дпя моделирования, на входной полюс 14 всех моделей

15 начинают поступать импульсы генератора импульсов; Входной полюс 14 соединен с входом элемента И 9.

Если триггер 2 данной модели стоит в "1" (модель занята), на второй

20 вход элемента И 9 подается разрешакиций потенциал с выхода триггера

2. Поэтому импульсы генератора им-. пульсов через элемент И 9 поступают на счетный вход формирователя вре25 менного интервала 1. После прихода количества импульсов, равного длительности ветви графа, записанной в данную модель, на выходе формирователя 1 появляется еигнал переполнения, Этот сигнал поступает на вход элемента И 10, на другой вход которого подается разрешающий потенциал с выхода триггера 2. На выходе элемента И 10 появляется

35 разрешающий сигнал, который поступает на вход установки в единичное состояние триггера 3. Триггер 3 устанавливается в "1", и потенциал прерывания с его единичного выхода

40 поступает на выходной полюс 20, сигнализируя об окончании моделирования ветви графа, записанной в дан.ную модель, Потенциал с выходного полюса 20 запрещает выработку импульсов гене45 ратора импульсов и разрешает выдачу сигнала на входной полюс 16 для ана1201844 элемента И 13 не формируется запре на анализ следуницих моделей. На вы» ходном полюсе 22 присутствует потен" циал разрешения, который подается. на входной полюс 18 второй модели.

Есци у второй модели триггер 3 прерывания стоит в "0", код этой модели не формируется, и потенциал разрешения через выходной полюс 22 подается на входной полюс 18 третьей модели и т.д. Этот процесс происходит до тех пор, пока не обнаружится модель, у которой триггер прерывания 3 установлен в "1". У этой модели на первый вход элемента И 12 подается потенциал разрешения с единичного выхода триггера 3, на второй вход поступает сигнал с входного полюса 16, на третий вход поступает потенциал разрешения с входного полюса 18. На выходе элемента И 12 появляется сигнал, который подается на вход элемента ИЛИ»НЕ .8. На выходе элемента ИЛИ»НЕ 8. появляется сигнал, который поступает на шифратор 6 адреса, разрешаф формирование кода данной модели. С выхода шифратора

6 код модели поступает на выходной полюс 21. По этому коду определяется номер ветви сети, моделирование которой окончено, и те ветви, которые необходимо подключить к моделированию на следующем этапе. Кроме того, сигнал с выхода элемента ИЛИ"НЕ 8 поступает на вход элемента И 13.

С выхода элемента И 13 сигнал запрета через выходной полюс 22 поступает на все модели, стоящие за данной моделью.

Сигнал с выхода элемента И 12

5 поступает на вход элемента 5 задержки. По истечению времени задержки на выходе элемента 5появляется сигнал, который подается на вход элемента ИЛИ 7. На выходе элемента 7 появляется сигнал разрешения. Этот сигнал подается на вход установки в нулевое состояние формирователя

1 временного интервала, триггеров

2 и 3. После этого схема приводится висходное состояниеи готовадля моделирования следующейветви графа . .!

Использование новых элементов шифратора, первого элемента ИЛИ, второго элемента ИЛИ-НЕ, первой и второй линии задержки, соединенных соответствующими связями позволяет организовать параллельное моделирование сетей с числом моделей ветвей в уст- ройстве меньшим, чем количество ветвей в исследуемом графе, которое достигается за счет многократного . использованич одних и тех же моделей ветвей. В известных устройствах . для моделирования той де задачи необходимо для каждой ветви иметь соответствующую модель ветви, которая в процессе решения используется только один раз.

Предлагаемое устройство может .быть использовано как "самостаятельный" узел в специализированном вычислителе для моделирования длительности ветвей исследуемого графа.

1201844

Составитель С.Назаров

Техред А.Ач Корректо„В, Бутяга

Редактор Е .Копча

Филиал ППП "Патент", r.Óæroðîä, ул. Проектная, 4

Заказ 8092/50 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5