Устройство для синхронизации импульсов

 

Изобретение относится к импуЛьсной технике и может использоваться в устройствах преобразования для синхронизации с тактовой частотой . случайных последовательностей импульсов произвольной длительности, в устройствах обработки, накопления и пе , редачи информации, когда необходимо уменьшить вероятность потери полезной информации, заключенной во входном сигнале. Цель изобретения - повышение надежности устройства - достигается исключением возможности пропуска входных импульсов при сохранении пропорциональности длительности выходных импульсов числу периодов следования .тактовых импульсов, с которыми полностью или частично совпадает входной импульс. Устройство содержит регистры 1 и 8 сдвига, формирователи 2 и 9 коротких импульсов, логический элемент ИЛИ 3 тактовых импульсов 4, входную 5, выходную 6, логический I 7, логический коммутатор 10, выполненный на. логических элементах 11 и 12 и коьму-. тирующем элементе 13. 2 ил. (Л

СО)ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5D 4 г л;- -., .8С(P.. Сi. .л гл

L J

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ еаза т

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3757210/24-21 (22) 22. 06. 84 (46) 28.02.86. Бюл. У 8 (72) В.В.Канарейкин (53) 621.374 .387(088 .8) (56) Авторское свидетельство СССР

Ф 853716, кл. Н 03 К 5/135, 198I.

Авторское свидетельство СССР

Ф 864527, кл. Н 03 К 5/13, 1979. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЭАЦИИ ,ИИПУЛЬСОВ (57) Изобретение относится к импульсной технике и может использоваться в устройствах преобразования для синхронизации с тактовой частотой случайных последовательностей импульсов произвольной длительности, в устройствах обработки, накопления и пе. редачи информации, когда необходимо уменьшить вероятность потери полезной информации, заключенной во входном сигнале. Цель изобретения — по-вышение надежности устройства — достигается исключением возможности пропуска входных импульсов при сохранении пропорциональности длительности выходных импульсов числу периодов следования тактовых импульсов, с которыми полностью или частично совпадает входной импульс ° Устройство содержит регистры 1 и 8 сдвига, формирователи 2 и 9 коротких импульсов, логический элемент ИЛИ 3 шины: тактовых импульсов 4 входную

5, выходную 6, логический "1 7, логи-Pg ческий коммутатор 10, выполненный на. логических элементах 11 и 12 и коммутирующем элементе 13. 2 ил.

1215!67

Изобретение относится к импульсной технике и может быть использовано для осуществления синхронизации с тактовой частотой случайных последовательностей импульсов произв оль-, 5 ной длительности в устройствах преоб» разования, обработки, накопления и передачи информации, для которых необходимо минимизировать вероятность потери полезной информации, заключенной во входном сигнале.

Целью изобретения является повышение надежности функционирования путем исключения возможности пропуска входных импульсов при сохранении пропорциональности длительности выходных импульсов числу периодов следования тактовых импуль" сов, с которыми полностью или частично совпадает входной импульс.

На фиг.l приведена функциональная схема устройства для синхронизации импульсов; на фиг.2 — временные диаграммы его работы.

Устройство для синхронизации импульсов содержит регистр 1 сдвига, формирователь 2 коротких импульсов, элемент KIH 3, шину 4 тактовых импульсов, входную шину 5 и вы- ЗО ходную шину 6, шину 7 логической

"1", второй регистр 8 сдвига, второй формирователь 9 коротких импульсов, логический коммутатор 10, выполненный на логических эдементах

ll и 12 и коммутирующем элементе 13.

Выходы коммутатора 10 соединены с тактовыми входами первых разрядов обоих регистров 1 и 8 сдвига, информационный вход соединен с входной ши- 4р ной, а вход управления подключен к выходу второго разряда первого регистра 1 сдвига, к входу первого формирователя 2 коротких импульсов и к первому входу элемента ИЛЕ 3, выход которого соединен с выходной шиной

6, а второй вход — с входом второго формирователя 9 коротких импульсов и выходом второго разряда второго регистра 8 сдвига, причем информационные входы обоих регистров

1 и 8 сдвига связаны с шиной 7 логической "1", тактовые входы всех разрядов регистров 1 и 8 сдвига, кроме первых, подключены к шине 4 тактовых импульсов, а входы обнуления первых разрядов первого и второго регистров 1 и 8 сдвига соединены с выходами соответственно первого и второ-1 го формирователей 2, 9 коротких импульсов .

Устройство работает следующим образом.

В исходном состоянии .при отсутствии входной информации (логический

"0") на шине 5 устройства на выходах всех разрядов регистров сдвига сохраняется состояние логического "0" и данный потенциал через элемент ИЛИ 3 поступает на выходную шину 6 устройства. Низкий потенциал с выхода второго разряда регистра 1 сдвига, поступающий на управляющий вход логического коммутатора, закрывает схему

И 11 и открывает схему И 12, обеспечивая передачу сигнала с входной шины 5 (фиг.2 a) на тактовый вход первого разряда регистра. сдвига (фиг .2 с).

Передним фронтом импульса входной информации логическая "1", поступающая с шины 7 на информационный вход регистра 1 сдвига, записывается в пер" вый разряд, и на его выходе появляется логическая "l" (фиг. 2d).

Передним фронтом ближайшего тактового импульса (фиг.2 b), поступающего через шину 4 на тактовый вход второго разряда регистра 1 сдвига, логическая "1" с выхода первого разряда переписывается на выход второго разряда регистра сдвига (фиг.2а) и через элемент ИЛИ 3 поступает на выходную шину 6 устройства (фиг.2! ).

Одновременно высокий потенциал логической "1" с выхода второго разряда регистра 1 сдвига поступает на управляющий вход логического коммутатора 10, где открывает схему

И 11 и закрывает схему И 12, а также через формирователь 2 коротких импульсов фиг.2 f сбрасывает в исходное состояние первый разряд регистра 1 сдвига-(фиг.2 с!).

Если в момент переключения логического коммутатора 10 и в последующее время, большее периода следования тактовых импульсов, на входной шийе 5 устройства отсутствует высокий потенциал, то триггер первого разряда регистра 8 сдвига не изменяет своего состояния, а во второй разряд регистра 1 сдвига очередным тактовым импульсом записывается логический "0" с выхода первого разряда этого же регистра, в резуль1215167

15

При необходимости получения одно временно с синхронизацией задержки выходной импульсной последовательности

55 на N периодОв следования тактОвых импульсов, необходимо входы элемента ИЛИ 3 подключить к выходам N+2 разрядов регистров сдвига. тате в логическом коммутаторе 10 . вновь закрывается схема И ll открывается схема И 12, и все устройство приходит в исходное состояние.

Если в момент переключения второго разряда регистра 1 сдвига из состояния логического "0" в состояние логической "l" на входной шине 5 присутствует высокий потенциал или же этот потенциал поступает на вход после переключения второго разряда регистра 1 сдвига, но ранее прихода очередного тактового импульса, на тактовый вход первого разряда регистра 8 сдвига через схему И 11 поступает положительный перепад (фиг.2 ),. который записывает в этот разряд логическую "1", присутствующую на шине логической "1". Очередным тактовым импульсом логическая

tt t tt

1 с выхода первого разряда ре гис тра 8 сдвига (фиг.2h) записывается во второй разряд..этого регистра сдвига (фиг.3; ) и через элемент ИЛИ 3 поступает на выход устройства, а че- 25 рез формирователь коротких импульсов

9 (фиг.2 j) устанавливает в исходное состояние первый разряд регистра 8 сдвига.

Одновременно на выход второго раз- 30 ряда регистра 1 сдвига с выхода первого разряда этого же регистра переписывается логический "0", который к этому моменту времени установлен на выходе этого разряда сигналов с выхода формирователя 2 коротких импульсов. Низкий потенциал, поступающий на управляющий вход логического коммутатора 10 с выхода второго разряда регистра 1 сдвига, снова 40 закрывает схему И 11 и открывает схему И 12 логического коммутатора 10.

Если в этот момент времени на входной шине 5 присутствует высокий 45 потенциал, то на тактовом входе первого разряда регистра 1 сдвига снова возникает положительный перепад и на выходе этого разряда устанавливается логическая "1", которая очередным тактовым импульсом переписывается во второй разряд этого регистра сдвига и через элемент ИЛИ

3 поступает на выход устройства, а также снова переключает логический коммутатор 10.

Для обеспечения записи логичес!

1 11 кой 1 в первые разряды регистров в момент переключения логического коммутатора 10 сигнал обнуления на выходах формирователей коротких импульсов должен заканчиваться раньше, чем произойдет переключение логического коммутатора.

Так м образом, при поступлении на шину 5 протяженных импульсных сигналов, совпадающих во времени полностью или частично с двумя и более периодами повторения тактовых импульсов, имеет место поочеред« ная запись информации в регистры сдвига и на выходе устройства в течение соответствующего количества периодов повторения тактовых импульсов поддерживается высокий потенциал до тех пор, пока на шину 5 не поступит низкий потенциал, совпадающий во времени не менее, чем с двумя передними фронтами следующих подряд тактовых импульсов, после чего устройство приходит в исходное состояние.

Предложенное устройство обеспечивает синхронизацию с тактовыми импульсами случайных последовательностей импульсов произвольной длительности, поступающих на вход устройства в произвольные моменты времени, так как с помощью логического коммутатора входной сигнал всегда подается на вход того регистра сдвига, который в данный момент времени не занят обработкой информации.

Выходной сигнал устройства представляет последовательность импульсов, синхронизированную с тактовыми импульсами, причем наличие высокого уровня произвольной длительности на входе устройства в любом периоде повторения тактовых импульсов приводит к формированию высокого уровня на выходе устройства во всем следующем периоде повторения тактовых импульсов. Ошибка синхронизации не превышает периода повторения такто вых импульсов, т.е. периода дискретизации.

1215167

Составитель О.Андронов

Техред О.Неце

Редактор М.Келемеш

Корректор В.Бутяга

Подписное

Заказ 91 1/59 Тираж 818

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ПНП "Патент", г.ужгород, ул.Проектная, 4

Формула изобретения

Устройство для синхронизации импульсов, содержащее первый регистр сдвига, первый формирователь коротких импульсов, элемент ИЛИ, шину тактовых импульсов, входную и выходную шины, о т л и ч а ю щ е е с я тем,. что, с целью повышения надежности функционирования устройства, в него введены шина логической "1", второй регистр сдвига, второй формирователь коротких импульсов и логический коммутатор, выходй которого соединены с тактовыми входами первых разрядов обоих регистров сдвига,информационный вход логического коммутатора соединен с вход шиной, а вход управления логического коммутатора подключен к выходу второго разряда первого регистра сдвига, к входу первого формирователя корот5 ких импульсов и к первому входу элемента ИЛИ, выход которого соединен с выходной шиной, а второй вход — с входом второго формирователя коротких импульсов и выходом второго раз1О ряда регистра сдвига, причем информационные входы обоих регистров сдвига соединены с шиной логической

If1", тактовые входы старших разрядов регистров сдвига подключены к ши1 не тактовых импульсов, а входы обнуления первых разрядов первого и второго регистров сдвига соединены с выходами соответственно первого и второго формирователей коротких импульсов.