Устройство для контроля логических блоков

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при тестовом диагностировании логических блоков ЭВМ Электроника-60 и СМ-3, выполненных по типу памяти. Цель изобретения - расширение функциональных возможностей за счет обеспечения контроля двух логических блоков с различной структурой организации. Устройство содержит блок управления, блок памяти тестов, блок синхронизации, формирователь управляющих сигналов. Через блок управления в блок памяти тестов заносятся адреса и данные. Формирователь управляющих сигналов формирует сигналы типа Сброс, Разрешение чтения, Синхронизация, Считывание для контполируемых блоков. Реакции контролируемых логических блоков высвечиваются на индикаторе. Оператор визуально оценивает правильность работы. 1 з-.п.флы, 6 ил., 2 табл. i (Л С to 00 со 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU,, 1218387

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3714733/24-24 (22) 22.03.84 (46) 15.03.86. Бюл. У 10 (72) Л,M.Hàçàðoâà и В.В.Клюжин (53) 681.3(088,8) (56) Авторское свидетельство СССР

Р 868763, кл ° G 06 F 11/22, 1981.

Авторское свидетельство СССР

1 = 896628, кл. G 06 F 11/26, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при тестовом диагностировании логических блоков ЭВМ "Электроника-60" и

CM-3, выполненных по типу памяти. (5р4 G 06 F 11/26, 11/30 9/32

Цель изобретения — расширение функциональных возможностей за счет ооеспечения контроля двух логических блоков с различной структурой органиэации. Устройство содержит блок управления, блок памяти тестов, блок синхронизации, формирователь управляющих сигналов. Через блок управления в блок памяти тестов заносятся адреса и данные. Формирователь управляющих сигналов формирует сигналы типа "Сброс", "Разрешение чтения", Синхронизация", "Считывание" для контролируемых блоков. Реакции контролируемых логических блоков высвечиваются на е индикаторе. Оператор визуально оцени- фу вает правильность работы. 1 з;п.флы, 6 ил., 2 табл. С: менты И-НЕ 38-44. Элемент задержки построен на диоде и конденсаторе.

Элемент потенциального согласования содержит резистор и конденсатор и служит для согласования входа и выхода микросхем различных типов.

Устройство работает следующим образом.

Блок памяти тестов содержит программу работы контролируемого логического блока, Для этого составляются программы обращения первому и второму логическим блокам.

Оператор с помощью кнопки 20 блока синхронизации формирует импульс (фиг. 6 a ), который поступает на вычитающий вход реверсивного счетчика 8, изменяя последовательно состояние счетчика на единицу (фиг. 66, Ь, 1 ). Этот же импульс поступает

»а четвертый вход формирователя управляющих сигналов (фиг. 6 g ). Выходы реверсивного счетчика 8 соедине- ны с адресными входами узлов памяти

22, 23 генератора тестов 3. 13 эти узлы 22, 23 необходимо занести данные, которые оператор задает при помощи переключателей 10 группы.

Замкнутый переключатель 10 из группы соответствует подаче нулевого потенциала на информационные входы узлов памяти 22, 23 а разомкнутый соответственно единичному потенциалу °

Пример программы обращения к логическим блокам, выполненным в стандарте ЭВИ "Электроника †", показан в табл. 1.

Пример программы обращения к логическим блокам, выполненным в стандарте ЭВМ "СМ-3" приведен в табл. 2.

Сопоставляя считанную информацию из контролируемого логического блока, выведенную на блок индикации

4, с информацией программы обращения, можно определить исправен контролируемый блок или нет, а также место неисправности вплоть до отказавшего элемента.

При состоянии переключателя 12 в положении "Запись" (переключатель разомкнут) данные согласно табл. 1 и 2 устанавливают с помощью переключателей 10 группы и переключателя 14 на блок управления 1. При состоянии переключателя 12 в положении считывания (переключатель 12 замкнут) данные поступают на блок

t 1218387 2

Изобретение. относится к вычислительной технике и контрольно-измерительной технике и может быть использовано для проверки работоспо" собности и контроля логических блоков, в частности для контроля логических блоков в стандарте ЭВИ

"Электроника-60" и CN-3.

Целью изобретения является расширение функциональных воэможностей за счет обеспечения контроля двух логических блоков с различной структурной организацией.

На фиг. 1 представлена функциональная блок-схема устройства; на фиг. 2 — блок-схема блока управления; на фиг. 3 — блок-схема блока синхронизации.; на фиг. 4 — блок-схема блока памяти тестов; на фиг. э — блок-схема формирователя управляющих сигналов; на фпг. 6 — временная диаграм»м, поясняющая выполнение программы обращения к логическим блокам и ра- . боту устройства для контроля логи ческпх блоков. 25

Устройство содержит (фиг. 1) блок управления 1, блок синхронизации 2, блок памяти тестов 3, блок индикации 4, формирователь управля- ющих сигналов 5, первый и второй

30 контролируемые логические блоки 6 и 7.

Блок управления 1 (фиг. 2) содержит реверсивный счетчик 8, чулевой выход 9 счетчика, группу переключателей 10, кнопку 11 начального сброса, переключатель 12 задания режима работы устройства, переключатель

13 задания режима работы блока па" мяти тестов, переключатель 14 зада- ния режима работы контролируемых логических блоков, узел 15 потенциального согласования.

Блэк синхронизации 2 (фиг. 3) содержит первый генератор тактовых импульсов 16, второй генератор такто- 5 вых импульсов 17, элемент ИЛИ 18, переключатель 19, кнопку 20, элемент

И 21.

Блок памяти тестов 3 (фиг. 4) со-. ,держит первый и второй узлы памяти

22, 23, две группы элементов И 24, 25, элемент памяти 26, две группы согласующих элементов 27, 28 согласующий элемент 29.

Формирователь управляющих сигналов э (фпг. э) содержит элементы ИЕ-3033, элемент задержки 34-36, элемейт потенциального согласования 37, эле1218387 индикации 4 из контролируемого логического блока, Устройство для контроля логических блоков дает возможность потактно повторить программу обращения, контролируя прохождение управляющих сигналов, адресов и данных, путем фиксации уровней сигналов в предполагаемой точке неисправности в определенный момент времени обращения к логическому блоку.

Порядок работы устройства при осуществлении контроля логических блоков следующий.

Подводят к устройству для контроля логических блоков питание + 5 В; устанавливают переключатели 10 и 14 блока управления в состояние логического "0"; переключатель 12 блока управления устанавливают в положение, соответствующее сигналу записи (" Разомкнут" ); включают переключателем .19 генератор тактовых импульсов 17 блока синхронизации и нажимают кнопку 11 блока управления

1. Таким образом, по всем адресным линиям устанавливают состояние "0".

Затем записывают программу в блок памяти тестов 3 для посылки информации в контролируемый логический блок ° Следовательно производят сброс реверсивного счетчика 8, нажав кнопку 11 блока управления; устанавливают реверсивный счетчик .8 в исходное состояние, нажав кнопку 20 блока синхронизации 2; переключатель 12 блока управления 1 устанавливают в положение, соответствующее сигналу записи (" Замкнут" ); переключателями 10 и 14 блока управления устанавливают адрес в соответствии с программой обращения (см, табл. 1 состояние счетчика

0000); нажимают и снова отпускают кнопку 11 блока управления (произведена запись адреса); нажимают кнопку 20 блока синхронизации 2, изме нив состояние реверсии счетчика 8 на 1 (состояние счетчика 0001); переключателями 10 и 14 блока управления 1 устанавливают данные в соотетствии с программой обращения (см. табл. 1); нажимают и снова отпускают кнопку 11 блока управления

1; нажимают кнопку 20 блока синхронизации 2, изменив состояние реверсивногосчетчика 8 на единицу (состояние счетчика 0010), таким образом, производят запись информации в блок памяти тестов и пересылку ее в логический блок, после чего записыварт всю программу обращения к логическому блоку (табл. 1 или 2).

Наконец записывают программу в блок памяти тестов 3 для чтения информации иэ контролируемого логического блока. При этом производят сброс реверсивного счетчика 8, нажав

10 кнопку 11 блока управления 1; устанавливают реверсивный счетчик 8 в исходное состояние, нажав кнопку

20 блока синхронизации 2 (состояние счетчика 0000); переключатель 12 блока управления 1 устанавливают в положение, соответствующее сигналу считывания (" Разомкнут" ); переключателями 10 и 14 блока управления набирают адрес в соответствии с

2б табл. 1; нажимают и снова опускают кнопку 11 блока управления 1; нажимают кнопку 20 блока синхронизации 2.

Поскольку контролируемые логические блоки выполнены в стандарте

25 ЭВМ типа "Электроника-60" и CH.-3, то эти блоки представляют собой логические блоки типа запоминающего устройства. Отсюда возникла необходимость формовать управляющие сигналы для этих блоков,как для блоков памяти.

Так, для контролируемого блока 7 с первого выхода формирователя управляющих сигналов 5 снимается сигнал "Запись", с второго выхода—

35 и 11

Считывание, с третьего выхода— сигнал пуска, с четвертого выхода— сигнал синхронизации. режимов записи/считывания, с пятого выхода— синхронизации для блока 6, с шесто4б го выхода — "Разрешение". Временное соотношение между этими сигналами, снимаемых с формирователя управляющих сигналов 5, определяется протоколом работы блоков 6 и 7, выполнен45 ных в вышеуказанных стандартах.

Устройство для контроля логических блоков предусматривает также возможность проверки логического блока в динамическом режиме. При

5б этом вместо генератора 16 тактовых импульсов блока синхронизации 2 необходимо включить генератор 17 импульсов. Это достигается включением переключателя 19 блока синхро55 низации 2. Контроль логического блока в данном случае сводится к проверке годности логического блока.

1218387

Адреса/данные — Да, устанавливаемые переключателями 10 и 14

Тип информации остояние

Состояние счетчика 8 ереключаеля 12

2 l5 14 13 12 11 10 9 8 7 654321

1 1 1 1 0 О 0 О 0 000000

О О 0 О О О О 0 0 000000

1 1 1 1 0 О 0 О 0 000000

О 00 0 О 0 000000000

1 1 1 1 О О 0 0 0 000000

1 0 1 О 1 0 1 0 1 010101

8421

0000

Agpec

Данные

Запись

О О О 0

Адрес .

Данные

Считывание

0 0 1 1

01 01

Адрес

Данные

Запись первого элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И-НЕ, второй информационный вход формирователя управляющих сигналов соединен с первым входом четвертого элемента И-НЕ, выход которого соединен с первыми входами пятого и шестого элементов И-НЕ и через второй элемент задержки с вторым входом пятого элемента И-НЕ, третий информационный вход формирователя управляющих сигналов соединен через элемент потенциального согла1 сования с входом третьего элемента

НЕ, с вторым входом третьего элемента И-НЕ и шестым информационным выходом формирователя управляющих сигналов, четвертый информационный вход формирователя управляющих сигналов соединен с вторыми входал и первого и шестого элементов И-НЕ и через третий элемент задержки с вторым входом четвертого элемента

И-HE выход третьего элемента НЕ .,соединен с вторым входом второго элемента И-HE выход которого соединен с первым входом седьмого элемента И-НЕ и первым информационным выходом формирователя управляющих сигналов, выход третьего элемента

И-НЕ соединен с вторым информационным выходом формирователя управля:. ющих сигналов и с вторым входом седьмого элемента И-НЕ, выход которого через четвертый элемент НЕ соединен с пятым информационным выходом формирователя управляющих сигналов, выходы пятого и шестого элементов И-НЕ соединены с четвертым и третьим информационными выходами формирователя управляющих сигналов, соответственно выходы второго контролируемого логического блока соединены с соответствующими информационными входами блока индикации.

ig 2. Устройство по п.1, о т л ич а ю щ е е с я тем,что, блок памяти тестов содержит два узла памяти две группы элементов И, две группы согласующих элементов, элемент памяти и согласующий элемент, причем адресные входы первого и второго узлов памяти соединены с адресными входами блока, группы информационных входов первого и второго узлов памяти соединены с группой информа» ционных входов блока, вход разрешения блока соединен с входами разрешения первого и второго узлов памяти и входом разрешечия элемента памяти, информационный вход которого соединен с входом режима paGoты блока, выходы первого и . второго узлов памяти соединены с первыми входами соответствующих элементов И первой и второй групп соот" ветственно, вторые входы элементов

И первой н второй групп соединены с первым входом блока, выходы элементов И первой и второй групп об

35 разуют первую и вторую группы информационных выходов блока, выход элемента памяти подключен через согласующий элемент к шине единичного потенциала устройства и соединен с выходом блока.

Таблица 1

1218387

Формула из обретения

1. Устройство для контроля логических блоков, содержащее блок синхронизации, блок управления, блок индикации, причем блок управления содержит реверсивный счетчик и группу переключателей, неподвижные контакты переключателей группы подключены 1ð к шине нулевого потенциала устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля двух логических блоков с различной структурной органи- зацией, оно содержит формирователь управляющих сигналов, блок памяти тестов, а блок управления. содержит кнопку начального сброса, переключатель задания режима работы устройства, переключатель режима работы блока памяти тестов, переключатель задания режима работы контролируемых логических блоков и узел потенциального согласования, причем первый выход блока синхронизации соединен с вычитающим входом реверсивного счетчика, вход сброса которого соединен с первым входом узла потенциального согласования и подключен через кнопку начального сброса к шине нулевого потенциала устройства, вход разрешения реверсивного счетчика соединен с вторым входом узла потенциального согласования, третий вход которого подключен к шине единичного потенциала устройства, четвертый вход узла потенциального согласования подключен через переключатель задания режима работы устройства к шине нулевого потенциала устройства, первый и второй выходы реверсивного счетчика соединены с первым и вторым информационными .входами формировате- 45 ля управляющих сигналов и с соответствующими информационными входами блока индикации, выходы реверсивного счетчика соединены с адресными входами блока памяти тестов и соответствующими информационными входами блока индикации, группа информационных входов блока памяти тестов соединена с соответствующими подвижными контактами переключателей группы, 55 третий, четвертый выходы реверсивного счетчика соединены с первым, вторым информационными входами формирователя управляющих сигналов, нулевой выход реверсивного счетчика соединен с входами сброса первого, второго контролируемых логических блоков, вход разрешения блока памяти тестов подключен через переключатель режима работы блока памяти тестов к шине нулевого потенциала устройства, вход режима работы блока памяти тестов подключен через переключатель задания режима работы контролируемых логических блоков к первому и второму контролируемым логическим блокам, первый информационный выход формирователя управляющих сигналов соединен с первым входом блока памяти тестов и с входом записи первого контролируемого логического блока, выходы которого соединены соответствующими информационными входами блока индикации, первая, вторая группы информационных выходов блока памяти тестов соединены с информационными входами первого, второго контролируемых логических блоков, третий информационный вход формирователя управляющих сигналов соединен с выходом блока памяти тестов, четвертый информационный вход формирователя управляющих сигналов соединен с вторым выходом блока синхронизации., второй информационный выход формирователя управляющих сигналов соединен с входом считывания первого контролируемого логического блока, вход запуска которого соединен с третьим информационным выходом формирователя управляющих сигналов, четвертый информационный выход которого соединен с входом синхронизации первого контролируемого логического блока, входы синхронизации и разрешения второго контролируемого логического блока соединены с пятым и шестым информационными выходами формирователя управляющих сигналов, причем формирователь управляющих сигналов содержит четыре элемента НЕ, три элемента задержки, элемент потенци ,ального согласования и семь элементов И-НЕ, причем первый информационный вход формирователя управляющих сигналов соединен через первый элемент НЕ с первым входом первого элемента И-НЕ, выход которого через второй элемент НЕ соединен с входом

1218387

1 1 1 1 О О О 0 О 000000

1 О 1 О 1 0 1 О 1 010101

1 1 1 1 О О О О О 000000

Адрес

Считывание

Данные

Адрес

Запись

О 1 О 1 О 1 О 1 О 101010

1 1 1 1 0 О О О О 000000

О 1 О 1 О 1 О 1 О 101010

Данные

Адрес

Данные

Считывание

Таблица 2

Адреса — А, набираемые переключателями

Данные — Д, заносимые с помощью переключателей 10 в блоки 22,23

Состояние переключателя 12

151 > ) 312 I 1 1098 7Ы4 3210

1 1 1 1 00 0000000000

1 1 1 1 ОО 0000000000

151413121110987б54321

1 О 1 О 10 101010101

1 О 1 О 10 101010I01

Запись

Считывание

1 I I 1 00 0000000000

1 1 1 1 00 0000000000

О 1 О 1 01 010101010

О 1 О 1 01 010101010

Запись

Считыванне

011

1000

001

1 О 1 О

1011

Продолжение табл. I

1218387

f2

Фиг. 2 фиг. 7 t2i8387

1218387

Составитель А.Сиротская

Редактор М,Бандура Техред Т,Дубинчак Корректор В.Бутяга юев1

Заказ 1132/56 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4