Устройство фазового пуска

 

Изобретение относится к технике связи и может быть использовано для помехоустойчивого выделения синхросигналов и фазового пуска аппаратуры двоичной систекл информации. Изобретение повышает точность фазового пуска . Устройство содержит датчик рекуррентных последовательностей 1, дешифратор 2, элемент ИЛИ 3, четьфе элемента И 4-7, k -разрядйый счетчик (PC) 8, R5 -триггер 9, h-PC 10, сумМп .. ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ И4ЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3788680/24-09 (22) 08.09.84 (46) 15.04.86. Бвл, и 14 (72) И.И.Родькин, В.А.Романов, А.Н.Завьялов, В.И.Балябин и И.А.Ковальков (53) 621.394.662(088.8)

{56} Мартынов E.Ì. Синхронизация в системах передачи дискретных сообщений. М.:Связь, 1972, с. 200.

Авторское свидетельство СССР

Ф 866773, кл. Н 04 L 7/04, f979.

„.SU„„1225035 A сМ} 4 Н 04 L 7 04 (54) УСТРОЙСТВО ФАЗОВОГО ПУСКА (57) Изобретение относится к технике связи и может быть использовано для помехоустойчивого выделения синхросигналов и фазового пуска аппаратуры двоичной системы информации. Изобретение повышает точность фазового пуска. Устройство содержит датчик рекуррентных последовательностей 1, дешифратор 2, элемент ИЛИ 3, четыре элемента И 4-7, k --разрядйый счетчик (PC) 8, RS -триггер 9, h -РС 10, сум12 матор по модулю.два 11, регистр сдвига 12, сумматор по модулю два 13 датчика 1, формирователь импульсов (ФИ)

14 "Совпадение", "Ошибка", "Сброс", цифровой мультиплексор 15, одновибратор 16, блок установки (БУ) допустимого числа импульсов 17, k -разрядный .цифровой компаратор 18, 6 -РС 19, 1И-разрядный цифровой компаратор 20, три дополнительных элемента ИЛИ 21, 25035

22, 23, дополнительный элемент И 24, дополнительный И -PC 25. Цель достигается введением ФИ 14, цифрового мультиплексора 15, одновибратора 16, БУ 17, k -разрядного цифрового компаратора 18, 3 -PC 19, и -разрядного цифрового компаратора 20,трех элементов

ИЛИ 21-23,элементаИ 24и и-РС25ФИ 14содержит три -триггера 26-28 и три элемента задержки 29-31.з.п.ф-лы,1 ил.

Изобретение относится к технике связи и может использоваться для поме хоустойчивого 1 выделения синхросигналов и фазового пуска аппаратуры двоичной информации. 5

Цель изобретения — повышение точности фазового пуска.

На чертеже представлена структурная электрическая схема устройства фазового пуска.

Устройство фазового пуска содержит датчик 1 рекуррентных последовательностей, дешифратор 2, элемент

ИЛИ 3, первый, второй, третий и четвертый элементы И 4-7, k -разрядный счетчик 8, к5 -триггер 9, я -разрядный счетчик 10, сумматор 1 1 по модулю два, регистр 12 сдвига датчика 1 рекуррентных последовательностей сумматор 13 по модулю два датчика 1 рекуррентных последовательностей, формирователь 14 импульсов "Совпадение", "Ошибка" и "Сброс", цифровой мультиплексор 15, одновибратор 16, блок 17 установки допустимого числа

25 импульсов, k -разрядный цифровой компаратор 18,8 -разрядный счетчик 19, И-разрядный цифровой компаратор 20, первый дополнительный элемент ИЛИ 21, второй дополнительный элемент ИЛИ 22, третий дополнительноый элемент ИЛИ 23, дополнительный элемент И 24, дополнительный И -разрядный счетчик 25.

Формирователь 14 импульсов "Совпадение", "Ошибка",и "Сброс" содер- 35 жит первый, второй и третий D-триг геры 26-28, первый, второй и третий элементы задержки 29-31.

Устройство фазового пуска работает следующим образом.

При подаче сигнала "1" на вход

"Начальная установка" устройства происходит установка RS-триггера 9 по входу R через .первый дополнительный элемент ИЛИ 21, при этом обеспечивается исключение каналов Y цифрового мультиплексора 15 за счет подачи сигнала "1" с инверсного 4 -выхода RG -триггера 9 на управляющий вход (V ) цифрового мультиплексора 15. Сигналом "1" с инверсного Я— выхода 15 -триггера 9 обеспечивается .установка и удержание в состоянии

"0" по к -входам Ж -разрядного счетчика 10, ь" -разрядного счетчика 19, дополнительного;И-разрядного счетчика 25; k -разрядный счетчик 8 устанавливается в нулевое состояние по Rвходу через третий канал цифрового мультиплексора 15 н третий дополнительный элемент ИПИ 23 сигналом с выхода второго дополнительного элемента ИЛИ 22.

При поступлении на вход устройства неискаженной рекуррентной последовательности (сигнал со входа "Начальная установка" снят) в сумматоре 11 по модулю два производится сравнение элементов принимаемой и вырабатываемой датчиком 1 рекуррентных последовательностей. Вырабатываемая датчиком 1 рекуррентная последовательность зависит от характера принимаемой рекуррентной.последовательности, так как через второй канал цифрового мультиплексора 15 она поступает на 2 -вход регистра 12 сдвига датчика 1. Поскольку принимаемая рекуррентная последовательность вырабатывается с помощью аналогичного

1225035 датчику 1 устройства, в котором использованы регистр с таким же числом разрядов и сумматор по модулю два, подключенный к тем же выходам разрядов, то после поступления определенного количества элементов последовательности датчик 1 начинает вырабатывать рекуррентную последовательность, синхронную с принимаемой. До установления синхронизации между последова- 1О тельностями на выходе сумматора 11 по модулю два образуются сигналы "1", по которым формирователь 14 вырабаты вает, сигналы "Ошибка". Формирование сигнала "Ошибка" происходит с помо- 15 щью второго Э-триггера 27 и второго элемента задержки 30, например интегратора, формирователя 14, путем установки по О-входу второго Р -триггера 27 в состояние "1" и возвраще- 20 ния его в исходное состояние сигналом с выхода второго элемента задержки 30.

Сигнал "Ошибка" через второй дополнительный элемент ИЛИ 22, третий канал цифрового мультиплексора 15 и 25 третий дополнительный элемент ИЛИ 23 устанавливает k -разрядный счетчик 8 в рулевое состояние. При установлении синхронизации между принимаемой и вырабатываемой датчиком .1 рекуррент-ЗО ными последовательностями на выходе сумматора 11 по модулю два образуется сигнал "0", при этом на выходе

"Совпадение" формирователя 14 появляются сигналы "1", которые через первый канал цифрового мультиплексора 15 поступают на С -вход k -разрядного счетчика 8. Формирование сигналов "Совпадение" в формирователе М . происходит аналогично формированию щ сигнала "Ошибка", при этом работают первый D -триггер 26 и первый элемент задержки 29 (например, интегратор). Особенностью формирования сигналов "Совпадение" является испольэо- 45 вание инвертирующего D --входа у нервого 2 --триггера 26. Использование инвертирующих C -входов первого и второго О -триггеров 26 и 27 нри формировании упомянутых сигналов поэво- 50 ляет исключить сбои путем разноса рабочих процессов формирования.. Поступающие Ha k -разрядный счетчик 8 им-. пульсы "Совпадение" накапливаются в нем. Если синхронизация поддерживает- 55 ся промежуток времени, равный време-. ни прохождения зачетного отрезка, принимаемой рекуррентной последовательности, то на выходе k -разряда счетчика 8 появляется сигнал "1".Длительность зачетного отрезка вь бирается из соображений обеспечения надежного и помехоустойчивого приема переданной рекуррентной последовательности определенной длины при заданном качестве канала связи. Устанавливается длительность зачетного отрезка выбором разряда k -разрядного счетчика 8, с которого снимается сигнал о приеме зачетного отрезка, Сигнал

"1" с выхода разряда " -разрядного счетчика 8 поступает на 5 -вход

R5-триггера 9. Переключение R5 -триггера 9 вызывает включение каналов X цифрового мультиплексора 15 за счет подачи сигнала "1" с прямого Я -выхода R5 -триггера 9 на управляющий вход (7„). каналов Х цифрового мультиплексора 15 и срабатывание одновибратора 16, который вырабатывает импульс, поступающий через третий дополнительный элемент ИЛИ 23 на установку k -разрядного счетчика 8 в. нулевое состояние. За счет включения каналов X цифрового мультиплексора 15 осуществляется замыкание выхода датчика 1 со своим входом через второй канал цифрового мультиплексора 15, подключение С -входа L -разрядного счетчика 8 к входу "Тактовые импульсы" устройства через первый канал цифрового мультиплексора 15 и соединение 1 -входа k -разрядного счетчика 8 через третий дополнительный элемент ИЛИ 23 и третий канал цифрового мультиплексора 15 к выходу

"Сброс" формирователя 14.

Прием рекуррентной последовательности после приема зачетного отрезка происходит путем сравнения принимаемой и независимо reнерируемой датчиком 1 рекуррентных последовательностей. Если при этом сумматором 11 по модулю два не обнаруживается расхождения в разрядах после вательностей, то формирователем 14 не формируются сигналы "Ошибка" и "Сброс", а сигналы "Совпадение" не проходят через цифровой мультиплексор 15. На и -разрядный счетчик 10 и дополнительный

tl-разрядный счетчик 25 при этом сигналы не поступают, так как третий и четвертый элементы И 6 и 7 не открываются, и они сохраняют состояние

"0", h -разрядный цифровой компаратор 20 при этом вырабатывает сигнал на выходе "Больше или равно", k -раз- I

tO

55

5 122 рядный счетчик 8 и Р-разрядный счетчик 19 подсчитывают поступающие на них тактовые импульсы. Спустя некоторое время наступает время оконча ния рекуррентной последовательности.

Окончание рекуррентной последовательности регистрируется сигналом на выходе дешифратора 2. Если до окончания рекуррентной последовательности проходит время, равное времени прохожд ения зачетного отрезка, то на прямом Q -выходе 8 -разрядного счетчика 19 появляется сигнал, к 3 -разрядный счетчик 19 блокируется по

У»входу этим сигналом. Таким образом, при отсутствии ошибок в приеме рекуррентной последовательности после приема зачетного отрезка на временном участке не менее длительности зачетного отрезка, формируются три одновременно существующих на момент окончания рекуррентной последовательности сигнала: сигнал от дешифратора 2 (окончание рекуррентной последовательности), сигнал с выхода "Больше или равно" и -разрядного цифрового компаратора 20 (свидетельство приема рекуррентной последовательности после зачетного отрезка в канале связи допустимого качества) и сигнал с прямого Q --выхода 1 -разрядного счетчика 19 (свидетельствующего, что прием рекуррентной последовательности после зачетного отрезка длится на интервале не менее зачетного отрезка).

Одновременное существование указанных сигналов является дополнительной информацией, указывакщей на прием сйгнала фазового пуска, и фиксируется оно сигналом на выходе дополни-. тельного элемента И 24. Сигнал с выхода дополнительного элемента И 24 поступает на выход устройства и через элемент ИЛИ 3 устанавливает. устройство в исходное состояние.

У

Если после приема зачетного отрезка принимаемой . рекуррентной последовательности (после переключения RG— триггера 9) в отдельных разрядах принимаемой и генерируемой датчиком 1 рекуррентной последовательности наблюдаются несовпадения, то на выходах

"Ошибка" и "Сброс" формирователя 14 формируются сигналы "1". Сигнал " 1" с выхода "Ошибка" открывает третий и четвертый элементы И 6 и 7, через одни из которых на 0 -входы соответственно и -разрядного счетчика 10 и

5035 6 дополнительного ip-разрядного счетчика 25 поступает сигнал с выхода

"Меньше" или "Больше" или равно k-разрядного цифрового компаратора 18, -разрядный цифровой компаратор 18 в момент появления сигнала "Ошибка" производит сравнение чисел, соответствующих установленному в блоке 17 (состояние, например, из k переключателей) допустимому числу импульсов на одну. ошибку и.имеющемуся числу импульсов на ошибку, подсчитанному

k -разрядным счетчиком 8. Сигнал

"Сброс" формируется после сигнала

"Ошибка" и поэтому сброс k -разрядного счетчика 8 производится после окончанйя сравнения в k †.разрядном цйфровои компараторе 18.

Установление допустимого числа импульсов на ошибку производится в блоке 17 но следующему принципу..

Пусть, например, требуется обеспечить установку для каналов связи с качеством от 1-10 до 9 ° 10 по ошибкам, тогда в блоке 17 с помощью переключателей следует набирать соответственно числа 100, 50, 33, 25, 20, 17, 14, 13 и 12 для канала с ошибками от 1 10 до 9 10 следует установить числа 1000, 500, 333, 250, 200, 167, 143, 125 и 111. Если сигнал "Ошибка" формируется при числе принятых разрядов рекуррентной последовательности больше или равном числу, установ35 ленному в блоке 17, То это свидетельствует о работе в канале связи с приемлемым качеством и k -разрядный цифровой компаратор 18 вырабатывает сигнал "1" на выходе "Больше или рав4п но . Сигнал с выхода пБольше или равно" через четвертый элемент И 7 поступает на C -вход дополнительного k— разрядного счетчика 25. Если сигнал

"Ошибка" формируется при числе при45 нятых разрядов последовательности, меньшем числа, установленного в блоке 17, то.это свидетельствует о работе в канале связи с качеством, ниже допустимого, и k --разрядный циф- ровой„компаратор 18 вырабатывает сигнал "1" .на выходе "Меньше". Сигнал с выхода Меньше" через третий элемент И 6 поступает на С -вход д -разрядного счетчика 10.

До окончания периода рекуррентной последовательности сигналы "Ошибка" могут иметь место произвольное число раз и при различных условиях. В ре1225035

Формула изобретения

1D ства, а к второму входу подключен основной выход датчика рекуррентной последовательности, и выходов которого подключены к гя входаи дешифрато15 ра, выход которого подключен к первыи входам первого и вторго элементов И, выходы которых подключены к первому и второму входам элемента ИЛИ, при этом выход соответствующего разряда

>o L:-разрядного счетчика подключен к

8-входу Р -триггера, причем вход

"Тактовые импульсы" устройства объе-. динен с тактовым входом датчика рекуррентных последовательностей, m выходами которого являются выходы я1 разрядов регистра сдвига, информационный D -вход которого является основным входом датчика рекуррентных последовательностей, тактовым входом

3 которого является тактовый g --вход регистра сдвига, выходы соответствующих разрядов которого подключены к входаи сумматора по модулю два, выход которого является основным выхо35 дом датчика рекуррентных последовательностей, о т л и ч .а ю щ е е с я тем. что, с целью повышения точности фазового пуска, введены формирователь импульсов "Совпадение", "Ошиб4ц ка" и "Сброс", цифровой мультиплексор, одновибратор, блок установки до-. пустимого числа импульсов, k --разрядный цифровой компаратор, 0 -разрядный счетчик, я -разрядный цифро45 вой коипаратор, а также три дополнительных элемента ИЛИ, дополнительный элемент И и дополнительный g -разЭ рядный счетчик, выходы н разрядов которого подключены к соответствую50 щим И входам разрядов первого сравниваемого числа и -разрядного цифрового компаратора, к я входам разрядов второго сравниваемого числа которо-:. го подключены ri выходов разрядов n—

55 разрядного счетчика, к. R-входу устаПереключение RS-триггера 9 приво. дит к установке узлов устройства в начальное состояние. Если зачетный отрезок принимаемой рекуррентной последовательности принимается в конце последовательности, то дешифратор 2 дешифрирует сигнал окончания рекуррентной последовательности ранее чем произойдет заполнение !; -разрядного счетчика 19 до 1 -ro разряда. Совпадение сигнала с выхода дешифратора 2 и прямого 6 -выхода последнего

8-ro разряда 6 -разрядного счетчика 19, фиксируемое вторым элементам

И 5, приводит снова к установке 85триггера 9 в нулевое состояние по цепи элемент ИЛИ 3, первый дополнительный элемент ИЛИ 21 и 1 -вход

l5-триггера 9.

7 зультате и -разрядный и дополнительный и -разрядный счетчики !О и 25 к моменту окончания рекуррентной последовательности принимают, какое-то произвольное состояние. Это состояние п -разрядного и дополнительного и-разрядното счетчиков 10 и 25 отражает состояние канала связи на интервале от окончания приема зачетного отрезка (переключение Р -триггера 9) до окончания рекуррентной последовательности (выработка сигнала дешифратором 2), я -разрядный цифровой компаратор 20 производит сравнение чисел на выходах разрядов я -разрядного и дополнительного П -разрядного счетчиков 10 и 25. В момент окончания рекуррентной последовательности с помощью первого элемента И 4 и дополнительногб элемента И 24 производится определение результата сравнения.

Если прием осуществляется при приемлемом качестве канала связи и не ме-. нее, чаи на отрезке, равном зачетному, то формируется сигнал на выходе дополнительного элемента И 24.Сигнал с выхода дополнительного зле .ента И 24 поступает на выход устройства и через элемент ИЛИ 3, первый до-. полнительный элемент ИЛИ 21 на к -вход яб-триггера 9. Если прием осуществлялся прй качестве канала связи ниже приемлемого, то формируется сигнал на выходе первого элемента И 4 ° Сигнал с выхода первого элемента И 4 поступает на R- вход R5 -триггера 9 через элемент ИЛИ 3 и первый дополнительный элемент ИЛИ 21.

1. Устройство фазового пуска рекуррентной последовательности, содержащее датчик рекуррентных последовательностей, дешифратор, элемент ИЛИ, четыре элемента И, k -разрядный счетчик, RG -триггер, -разрядный счетчик и сумматор по модулю два, первый вход которого является входом .устройновки в "0" которого, а также к входам установки в "0" дополнительного и-разрядного счетчика и и --раз9 12250 рядного счетчика и управляющему входу каналов ц цифрового мультиплексора подключен инверсный g — выход

R5-триггера, к R -входу которого под-, ключен выход первого дополнительного элемента ИЛИ, к первому входу которого и первому входу второго дополнительного элемента ИЛИ подключен выход элемента ИЛИ, а вторые входы первого и второго дополнительных эле- 1С ментов ИЛИ объединены и являются входом "Начальная установка" устройства, при этом к третьему входу второго. дополнительного элемента ИЛИ, к первым входам третьего и четвертого элементов И подключен выход формирователя импульсов "Совпадение", "Ошибка" и "Сброс", тактовый вход которого объединен с входом "Тактовые импульсы" устройства, а к основ- 2р ному входу формирователя импульсов

"Совпадение", "Ошибка" и "Сброс" подключен выход сумматора по модулю два,, первый и второй входы которого объединены соответственно с входа- 25 ми и и Х второго канала цифрового мультиплексора, вход Х первого канала которого объединен с входом

"Тактовые импульсы" устройства, а к входу первого канала цифрового мультиплексора подключен выход "Совпадение" формирователя импульсов

"Совпадение", "Ошибка" и "Сброс", а к входам x и ) третьего канала и управляющему Входу каналов Х цифроного мультиплексора подключены соответственно выход "Сброс" формирователя "Совпадение", "Ошибка" и "Сброс" „ выход второго дополнительного элемента ИЛИ и прямой Q -выход RG -тригге- 4п ра, при этом выходы первого, второго и третьего каналов цифрового мультиплексора подключены соответственно к тактовому входу k -разрядного счетчика, основному входу датчика рекуррент.45 ных последовательностей и первому входу третьего дополнительного элемента ИЛИ, к второму входу которого через одновибратор подключен прямой

Q -Bûõoä 85-триггера, а выход третьего дополнительного элемента ИЛИ подключен к R -входу установки в "0"

k-разрядного счетчика, выходы k разрядов которого подключены к соответствующим k входам разрядов первого сравниваемого числа " -разрядного

ВНИИПИ Заказ 1965/60

Производств.-полиграф. пред-е, r

35 10 цифрового компара тора, к k входам разрядов второго сравниваемого числа которого подключены соответствующие входов блока установки допустимого числа импульсов, а выходы "Меньше" и "Больше" или "Равно" k -разрядного цифрового компаратора подключены к вторым входам соответственно третьего и четвертого элементов И, выходы которых подключены к тактовым входам соответственно h -разрядного счетчика и дополнительного и -разрядного счетчика, при этом вход "Тактовые импульсы" устройства объединен с тактовым входом.1 -разрядного счетчика, прямой g -выход последнего разряда которого подключен к входу разрешения счета -разрядного счетчика и первому входу дополнительного элемента И, к второму и третьему входам которого подключены соответственно выход дешифратора и выход "Больше или равно"

8 †ðàçðÿäíî цифрового компаратора, выход "Меньше" которого подключен к второму входу первого элемента И, при этом инверсный Q -выход 8 -разрядного счетчика подключен к второму входу второго элемента И, а выход дополнительного элемента И подключен к третьему входу элемента ИЛИ и является выходом устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь импульсов "Совпадение", "Ошибка" и "Сброс" содержит три D -триггера, прямые Ц -выходы которых через соответствующие элементы задержки подключены к установочным 1 -входам соответствующих 3 -триггеров, при этом Р -вход с инверсией первого Ю— триггера объединен с Р-входом второго З -триггера и является основным входом формирователя импульсов "Совпадение", "Ошибка" и "Сброс", тактовым входом которого являются С-входы с инверсией первого и второго

D-триггер в, причем прямой Q -выход второго 2 -триггера подключен к С— входу с инверсией третьего Б -триггера, Р -вход которого являешься входом "Питание", прямые 4 -выходы первого, второго и третьего Р -триггеров являются соответственно выходами "Совпадение", "Ошибка" и "Сброс" формирователя импульсов.

Тираж 624 Подписное

Ужгород, ул. Проектная, 4