Цифровой генератор частоты
Изобретение относится к области вычислительной техники и может быть использовано для получения набора сигналов С- различными частотами,необходимого при обработке данных, при спектральном анализе, измерениях и т.д. Цель изобретения - расширение функциональных возможностей за счет генерации сигналов произвольных частот . Генератор содержит генератор тактовых импульсов, два счетчика, коммутатор, блок постоянной памяти, два блока оперативной памяти, сумматор , элемент И, два регистра. Генерирование функций F; (t) сводится к получению произведений f;t (гдеt с, с - дискрет во времени, П О, 1,2,.., целое число) и анализу определенного разряда полученного произведения . 1 ил. § (Л с to to 00 со СП
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„,Я0„„1228095 А 1
@р4 G 06 F 1/02
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ > éó@ / (21) 3791390/24-24 (22) 20. 09. 84 (46) 30.04.86. Бюл. 9 16 (72) О.Н. Партала (53) 681.325 (088.8) (56) Авторское свидетельство СССР
Р 773904, кл. Н 03 В 21/02, 1980.
Авторское свидетельство СССР
9 840858, кл. G 06 F 1/02, 1981. (54) ЦИФРОВОЙ ГЕНЕРАТОР ЧАСТОТЫ (57) Изобретение относится к области вычислительной техники и может быть использовано для получения набора сигналов с различными частотами,необходимого при обработке данных, при спектральном анализе, измерениях и т.д, Цель изобретения — расширение функциональных возможностей за счет генерации сигналов произвольных частот. Генератор содержит генератор тактовых импульсов, два счетчика, коммутатор, блок постоянной памяти, два блока оперативной памяти, сумматор, элемент И, два регистра. Генерирование функций F;(t) сводится к получению произведений 1; (где 1 = — дискрет во времени, и = О, 1,2,... целое число) и анализу определенного разряда полученного произведения. 1 ил.
1 12
Изобретение относится к цифровой вычислительной технике и может быть использовано для получения набора сигналов с различными частотами, необходимого при обработке данных, прн спектральном анализе, измерениях и т.д.
Цель изобретения — расширение функциональных возможностей путем генерации сигналов произвольных частот.
Многочастотный сигнал — набор функций, вида sin 211 «;1, Если перейти от синусоидальных функций к прямоугольным, то описать их можно так р (Ц = 1,. если 2k» = 2»f;(t) (и) и ;(ц = О, если (2»+1) 2)i«;(t)a2(g»)», Ff (1,) Р 1 К a F;(tl=O k+ — ««,1 К+1 Я 1 7 где K = 0,1,2... — целое число. Предположим,что «; Ф представляет собой двоичное число с целой и дробной частью, например 1001101, 10011.Тогда целая часть этого числа есть. k7 а первая цифра после запятой (вес которой равен 1/2) дает значение функции Г, (1). Задача генерирования функций F;(t) в таком случае сводится к получению произведений f;t (где 4 Ф„, р — дискрет по времени, я = 0,1,2... — целое число) и анализу определенного разряда полученного произведения. Для получения произведений может быть использована следующая схема: предположим, что «, выражается 8-разрядным двоичным числом,а t, - 16-разрядным числом, которое разбивается на два восьмиразрядных блока, обоз» начаемые A и a: 28095 2 40 ний можно записать в постоянное запоминающее устройство (ПЗУ),. объем памяти при этом равен 256 ° 16 = = 4096 бит. На чертеже представлена функциональная схема предлагаемого цифрового генератора частоты. Генератор состоит из генератора 1 тактовых импульсов, первого счетчика 2, второго счетчика 3, коммутатора 4, блока 5 постоянной памяти, блоков 6 и 7 оперативной памяти, сумматора 8, элемента И 9, регистров 10 и 11 ° Генератор работает следующим образом. Тактовые импульсы с генератора 1 тактовых импульсов поступают на первый счетчик 2, который делит частоту в 2 в раэ, где щ — число частотных компонент. Младшие разряды первого счетчика 2 (в которых цифровой код принимает п) значений) используются для адресации блоков памяти 5-7.Старший разряд первого счетчика 2 (цифровой код на котором принимает два зна-. чения "О" и "1") используется для организации двух циклов работы устройства. На первом цикле коммутатор 4 подключает младшие разряды второго счетчика 3 (a) к второй группе адресных входов блока 5 постоянной памяти» блок памяти при этом включается на запись. По мере того как в счетчике 2 на младших разрядах перебираются tn значений кода, с блока 5 постоянной памяти снимаются числа а (1 = О, 1,...,в -1 ) и записываются в блок 6 памяти. На втором цикле коммутатор 4 подключает старшие разряды (A) счетчика 3 к второй группе адресных входов блока 5 постоянной памяти, блок 6 памяти нри этом вклю«;(8 разр.) Т. А (8 раз,) а (8 разр.) f — f;s (16 pasp.) (2) 1, 8 (16 pasp). 8 раэр. III «,(А+а) (24 разр.) Числа Й и а могут принимать по 256 значений каждое: от 0000 0000 до 1111 1111. Следовательно, для каждого «; существуют 256 значений произведений 1;а или f; Й (II ступень схемы расчетов). Зти 256 произведе45 $5 чается на считывание. По мере того как в счетчике 2 на младших разрядах перебираются m значений кода, с блоI ка 5 постоянной памяти снимаются числа )6«; а с блока памяти 6 — числа af; и суммируются со сдвигом (например, на 8 разрядов, как это показано в примере). Один из разрядов сумма" тора 8 (какой именно будет показано ниже) подключен к информационному входу первого регистра 10. На втором цикле элемент И 9 открывается, тактовые импульсы с генератора 1 тактовых импульсов, проходят через элемент И 9. и поступают на тактовый вход регистра 10. В течение tn тактовых импуль1228095 ) сов (столько длится каждый из циклов в регистр 10 последовательно записываются значения чисел ("1" или "0") на выбранном разряде сумматора 8 для сигналов 111.частот. Задним фронтом окончания второго цикла производится параллельная перезапись из первого регистра 10 во второй регистр 11 и заносится единица во второй счетчик 3. Таким образом, на 1тт входах регистра 11 (обозначены 12) с частотой / 2m обновляются данные о значении 1т1 функции Г; (О ("0" или "1"). Каждая такая функция будет состоять иэ последовательности единиц в течение т тактов частоты f I Рэ а затем последовательности нулей также в течение т",; тактов. Предположим, что выбран в качестве информативно— го 5 +1-й разряд сумматора 8. Тогда из условий (I) смена числа на этом разряде произойдет в случае если Э превысит 2, т.е. условие смены числа 1; (; = 2, откуда т:; = 2 /.1,, б Если период сигнала, частота которого задана цифровым кодом 1; равен 20; тактов частоты fР, т.е. 4ттт0; 4т 2 22 /f р * f -, т отсюда реальная ТаКТ 1 такт частота )"; такт 1 (3) 4ттт 2 Рассмотрим ограничения, налагаемые на число 5. Если f, "имеет $ разрядов, то число тактов 21, должно иметь также не менее Р разрядов. Периоды, могут отличаться друг от друга на единицу младшего разряда числа 1", (погрешность дискретности). Эта погрешность дискретности не должна превышать дискретности при задании числа f;. Отсюда 5 = 2 р и выражение (3) примет следующий вид: 4 а и р старших разрядов, выражающих число Я . Счетчик 3 заполнится на 2 Р г тактов частоты 1 т.е. за время 2Р m.Z ÐЧ Т„,„=2 /1Р = . Для вышепри такт веденного примера (m 8, Р = 8в = 2ИГц Т „ = 0,5 с. В течение этого времени все сигналы на выходах 12 идут без разрывов фазы.Но после заполнения счетчик 3 должен вернуться в нулевое состояние, при этом все сигналы на выходах 12 должны снова начаться с нулевых фаз, т.е. 15 произойдут скачки фаз. Чтобы этого не произошло в момент переполнения счетчика 3 (когда на всех его разрядах логические "1") производится запись значений фазы 3, с выходов 6 младших разрядов сумматора 8 во второй блок 7 памяти. Как только счетчик 3 вернется в нулевое состояние, блок 7 памяти переходит в режим считывания и остаточные значения 25 фаз 1;, будут все время добавляться к числу в сумматоре. Теперь скачка по фазе не произойдет. В конце каждого периода Т а„ второй блок 7 памяти производит запись новых граничных значений фазы 1;t и таким образом, генерация сетки частот может производиться непрерывно. При необходимости в начале работы в блок 7 памяти. можно записать исходные значения фазовых сдвигов для каждого из 35 N сигналов сетки частот. Если взять в качестве информационного не 5 +1-й, а 5+2-й разряд сумматора, то на выходах 12 можно получить сетку частот g,/2, т.е. каждая 40 частота будет вдвое ниже. Вообще, можно установить несколько групп регистров 10 и 11 и получить набор "еток частот )", g,/2, ;/4 45 Формула из обре те ния Например, если ; задано p = 8 — разрядным числом, „ = 2 МГц, щ = 8, то, 1; (Гц), т.е. реальная частота будет соответствовать двоичному числу ;, Второй счетчик 3 считает импульсы частоты 1 = 1 /2rq, Его объем р такт должен составлять 2р разрядов: р младших разрядов, выражающих число Цифровой генератор частоты, содержащий генератор тактовых импульсов, два счетчика, коммутатор, блок 50 постоянной памяти, сумматор, при" чем выход генератора тактовых импуль" ,сов подключен к счетному входу первого счетчика, выход старшего разряда которого подключен к счетному 55 входу второго счетчика и управляющему входу коммутатора, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей 1228095 Составитель С. Курош Техред Г.Гербер Корректор А. Ференц Редактор Ю. Середа Заказ 2303/49 Тираж á71 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1 13035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4 путем генерации сигналов произвольных частот, в него введены два блока оперативной памяти, два регистра и элемент И, причем выходы младших разрядов первого счетчика подключены к младшим разрядам адресного входа блока постоянной памяти и первого и второго блоков оперативной памяти к старшим разрядам адресного входа блока постоянной памяти подключен выход коммутатора, к первому и второму информационным входам которого подключены группы выходов младших и старших разрядов второго счетчика, первый вход элемента И, тактовый вход первого регистра и вход разрешения записи первого блока оперативной памяти объединены и подключены к выходу старшего раз ряда первого счетчика, второй вход элемента И подключен к выходу генератора тактовых импульсов, выход элемента И " к тактовому входу второго регистра, выход которого к информационному входу первого регистра, выход которого — к выходу генератора, выход блока постоянной памяти — к информационному входу первого блока оперативной памяти и первому информационному входу сумматора, второй информационный вход Ко10 Toporo подключен к выходу второго блока оперативной памяти, информационный вход которого подключен к выходу сумматора, выход k -го (k = 1, ...,rl, где и — разрядность формы 15 представления сигнала) разряда которого подключен к входу последовательной записи второго регистра,информационный выход первого блока оперативной памяти подключен к третьему 20 информационному входу сумматора, выход переполнения второго счет чика — к входу разрешения за— писи второго . блока оперативной памяти.
