Устройство для сдвига информации

 

Изобретение Устройство для сдвига информации относится к области вычислительной техники и может быть использовано в арифметических устройствах ЭВМ. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для сдвига информации, содержащее входг ной регистр, блок памяти настроек, группу элементов памяти, группу блоков элементов ИЛИ, содержит группу блоков элементов И и группу блоков элементов запрета с соответствующими связями. 3 ил., 5 табл. (Л G .

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (Р11 4 G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3786861/24-24 (22) 30.08.84 (46) 30.04.86. Бюл. У 16 (72) Э.Г. Андреасян и А.Г. Арутюнян (53) 681.325 (088.8) (56) Патент США Ф 3812467, кл. 340-172.5, 1974.

Авторское свидетельство СССР

У 783854, кл. G 06 F 7/38, 1979. (54) УСТРОЙСТВО ДЛЯ СДВИГА ИИфОР

МАЦИИ (57) Изобретение "Устройство для сдвига информации" относится к области вычислительной техники и может быть использовано в арифметических устройствах 3ВМ. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для сдвига информации, содержащее вход-. ной регистр, блок памяти настроек, группу элементов памяти, группу блоков элементов ИЛИ, содержит группу блоков элементов И и группу блоков элементов запрета с соответствующими связями. 3 ил., 5 табл.

1 1

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВИ для сдвига и преобразования форматов данных.

Цель изобретения — сокращение аппаратурных затрат.

На фиг. 1-4 . представлена схема устройства для сдвига информации (для случая n-=4, К=32).

Устройство для сдвига информации содержит входной регистр 1 разряды

2.1-2.32 информационного входа, выходы 3. 1-3.32 входного регистра, груп. пу блоков 4 элементов запрета, группу элементов 5 ° 1-5.8 памяти, группу блоков 6 элементов ИЛИ, блок 7 памяти настроек, выходы 8.1-8.4,9.1 9,4, 10. 1-10.4, 11. 1-11. 8 и 12 блока памяти настроек, группу элементов И 13.1-13.8, элемент И-НЕ 14, группу блоков 15 элементов И, группу выходных регистров 16, выходы

17.1-17.32 устройства, входы 18 и

19 синхронизации и вида операции устройства.

Устройство для сдвига информации обеспечивает параллельную обработку информации с выполнением операций сдвигов, кратных четырем, вправо и влево на любое количество от 0 до

32 разрядов, упаковки и распаковки данных, установки знака при выполнении операции упаковки и распаковки.

Выполнение той или иной операции обеспечивается различными наборами значений выходов 8.1-8.4, 9.1-9.4, 10.1-10.4, 11.1-11,8 и 12 блока 7 памяти настроек.

Значение выходов блока 7 памяти настроек при выполнении операции .сдвига представлено в табл. 1, Значение выходов блока 7 памяти настроек при выполнении операции упаковки представлено в табл.2.

Значение выходов блока 7 памяти настроек при выполнении операции распаковки представлено в табл.3.

Значение выходов блока 7 памяти настроек при выполнении операции обработки знакового байта представлено в табл.4.

Элементы 5.1-5.8 памяти имеют кодировку, представленную в табл.5.

При выполнении операции сдвига устройство для сдвига работает следующим образом.

На входы 2.1-2.32 поступает опеэанд Г и заносится в регистр 1. На

228098 2

l5

25 ды синхронизации соответствующих регистров 16, а выход элемента И-НЕ

g0 14 поступает на входы сброса выход3S

55

45 вход 19 поступает значение направления и величины сдвига, по которому из блока 7 памяти .настроек в соответствии с приведенной ранее таблицей выбираются нужные значения выходов 8. 1-8. 4, 9. 1-9. 4, 10. 1-10. 4, 11.1-11.8 и 12. Значения разрядов операнда с регистра 1 и выходов 3.18.4, 9.1-9.4 поступают на адресные входы элементов 5.1-5.8 памяти группы. По укаэанным значениям в соответствии с приведенной выше таблицей из элементов 5 ° 1-5.8 памяти группы выбираются значения, преобразованные в соответствии с выполняемой функцией, которые через коммутаторы,o6разованные элементами 4 запрета, элементами И 15 и элементами ИЛИ 6, поступают на входы регистров 16 группы. Прием в них происходит под управлением выходов 11.1-11.8 и 12, которые поступают на вторые входы элементов И 13.1-13.8 и 14 соответственно, а на первые входы этих элементов поступает стробирующий синхросигнал с входа 18. Выходы элементов И 13.1-13.8 поступают на вхоных регистров 16. При наличии сигнала на выходе 12 стробирующий синхросигнал, поступающий по входу 18 обеспечивает. занесение информации на выходной регистр 16, если есть сигнал на соответствующем выходе 11 и сброс выходного регистра. 16 если нет сигнала на соответствующем выходе 11. При отсутствии сигнала на выходе 12 информация принимается только в те выходные регистры 16, которые разрешены для приема, т.е. на соответствующих выходах 11.111.8 есть сигнал приема. Содержимое остальных регистров 16 остается неизменным. С выходов регистров 16 информация поступает на выходы 17.117,32 устройства.

Выполнение операции "Упаковат ь заключается в отбрасывании старших тетрад исходных байтов, присоединении младших тетрад и размещении полученной информации на выходном регистре с одновременным сдвигом их влево или вправо на нужное количество разрядов. о

При выполнении операции "Распаковать" происходит обратный процесс,к каждой тетраде исходной информацииТаблица 1

Выходы блока памяти

Операция сдвига

8. 1-8. 4 9. 1-9. 4 10. 1-10. 4 11. 1-11. 4 11. 5-,11. 8 12

О Без сдвига

1 Сдвиг вправо на 8 бит

1 Сдвиг влево на 24 бит

1 Сдвиг вправо на 1б бит

О

1 Сдвиг влево на 16 бит

1 Сдвиг вправо на 24 бит

1 Сдвиг влево на 8 бит

О

1 Сдвиг вправо на 20 бит

Сдвиг влево на 28 бит

Т а блица 2 Выходы блока памяти ,4 10.1-10.4 11.1-11.4

Операция упаковки

- О

0

О

5. б

С

F з 1 пристраивается тетрада с единицами во всех разрядах и полученные байты передаются на выходной регистр. В этих операциях происходит параллельное получение до четырех байтов результата.

Операции обработки знакового байта.применяются в командах упаковки и распаковки данных. При выполнении этих команд в исходный момент производится обработка знакового байта, одна из тетрад которого содержит

228098 4 младшую цифру числа, а другая — шестнадцатиричный код знака этого числа, Преобразование этого байта сводится к сдвигу вправо левой тетрады и сдвигу влево правой тетрады этого .байта на четыре разряда, а затем размещению полученного байта в требуемом регистре 16.

Указанные олерации выполняются

1б аналогично операции сдвига с учетом соответствующих кодировок блока 7 памяти настроек.

1 . Сдвиг вправо на 28 бит

1 Сдвиг влево на 4 бит

1 Сдвиг влево на 12 бит

1 Сдвиг внраво на 12 бит

1 Сдвиг влево на 20 бит

1 Сдвиг вправо на 4 бит

1 Результат на байты 0 и 1

1 Результат на байты 1 и 2 t Результат на байты 2 и 3

1228098

Табли.ца 3

Выходы блока памяти

Операция распаковки

8. 1- 8 .4 9. 1-9.4 10 . 1-10.4 1 1 . 1-1 1 .4 1 1 .5-1 1 .8 1 2

Р О Распаковка байтов О и 1

F 0 Распаковка байтов 1 и 2

F 0 Распаковка байтов 2 и 3

Таблица 4

1 Байт 0 на байт 0

1 Байт 1 на байт 1

1 Байт 2 на байт 2

1 Байт 3 на байт 3

1 Байт 1 на байт 0

1 Байт 2 на байт 1

1 Байт 3 на байт 2

1 Байт 0 на байт 3

1 Байт 2 на байт О

1 Байт 3 на байт 1

1 Байт 0 на байт 2

1 Байт 1 на байт 3

1 Байт 3 на байт О

1 Байт 0 на байт 1

1 Байт 1 на байт 2

0

1 Байт 2 на байт 3. 3

Таблица 5

Значение выходов 8.1-8.4 или 9.1-9.5

0 1 2 3 4 5 6 7 8 9 А В

С D Е F о

О 0 О 0 0 0 О С С С 3 3 3 О О О

1 8 2 4 1 2 S С С Е 3 3 В О 0 0

О

Выходы блока памяти

Операция обработки

8. 1"8.4 9. 1-9.4 tO. 1-10.4 11. 1-11.4 11.5-11. 8 12

Продолжение табл. 5

1228098

Значение выходов 8. 1-8.4 или 9.1-9.5

Г I bl

Значение выходов регис.тра

Il l

2 3

D Е Р

8 2 2 1 4 С Е D 3 В 7 О О О

4 1

5 9

2 4

А 6 3 3 С С Е F 3 В F О О 0

1 8 4 8 1 Е D С В 7 3 О О О

3 С 3 С 5 А 9 Е D Е В 7 В 0 0 О

6 5

9 А 6 9 5 Е F D В F 7 0 0 О

В Е 7 В D Е F F В F F О 0 О

4 1 8 4 2 D С С 7 3 3 0 О 0

7 D

8 2

9 Л

С 3

D В

А 6

6 5 9 6 А D С E 7 3 . В О О . О

С 3 А 5 6 D E D 7 В 7

0 О О

О О 0

Е 7 В 7 Е D Е F 7 В F

5 9 С С 3 F D С F 7, 3 0 0 О

В Е. 7 D D Е В F D Е Р 7 В 0 0 О

Е 7

F F

D В Е D 7. F F D F F 7 О 0 0

F. F F F F F F F F F F О О .О

Формула изобретения

Устройство для сдвига информации, содержащее входной регистр, блок памяти настроек, группу элементов па- мяти, группу выходных регистров, группу элементов И, элемент И-НЕ, группу блоков элементов ИЛИ, причем информационный вход и вход вида опе-рации устройства соединены соответственно с входом входного регистра и с адресным входом блока памяти настроек, первая группа выходов блока памяти настроек соединена с первой группой адресных входов элементов памяти группы с первого по

k/2n-й (k — разрядность входной информации, и — разрядность элемента памяти), вторая группа выходов блока памяти настроек соединена с первой группой адресных входов элементов памяти группы с (k/2n+1)-го по

k/n-й, выходы разрядов р-й группы (P = 1-n) входного регистра соединены с р-ми адресными входами второй группы соответствующих .элементов памяти группы, вход синхронизации устройства соединен с первыми

40 входами элементов И группы и с первым входом элемента И-НЕ, выход которого соединен с входами адреса выходных регистров группы, выходы которых являются выходом устройства, информационные входы выходных ре45 гистров группы соединены с выходами соответствующих блоков элементов ИЛИ группы, выходы элементов И группы соединены с входами синхронизации соответствующих выходных регистров о группы, выходы третьей группы блока памяти настроек соединены а вторыми входами соответствующих элементов И группы, выход . четвертой группы блока памяти настроек соединен с.вторым

Ы5 входом элемента И-НЕ, о т л и ч а юg е е с я тем, что, с целью сокрацения аппаратурных затрат, оно содержит группу блоков элементов И и

1228098

10 группу блоков элементов запрета,причем выходы пятой группы блока памяти настроек соединены с управляющими входами соответствующего блока элементов И группы и соответствующего блока элементов запрета группы, выходы которых соединены соответственно с первым и вторым входами соответствующего блока элементов ИЛИ группы, нечетные и четные выходы пятой группы блока памяти настроек соединены соответственно с управляющими входами четных и нечетных блоков элементов И группы и блоков элементов запрета группы с (k/2n+1)"го .по к/п-й, выходы которых соединены соответственно с первым и вторым входами соответствующих блоков элементов ИЛИ группы, р-й выход с-го элемента памяти группы (c=1-k/2n) соединен с с-м информационным входом р-го блока элементов И группы, р-й

5 выход (k/2ntc)-го элемента памяти группы соединен с с-м информационным входом р-го блока элементов запрета группы, информационные входы нечетных и четных блоков элемен1О тов И с (k/2n+1)-го по k/n-й группы соединены соответственно с информационными входами четных и нечетных блоков элементов запрета с первого по k/2n-й группы, информационные

15 входы нечетных и четных блоков элементов запрета с (k/2n+1)-ãî по

k/n-й группы соединены соответственно с информационными входами четных и нечетных блоков элементов И с первого по k/2n-й группы.

1223096

pus. 8, .

Зиса

1228098

Составитель А. Клюев

Редактор 1 .). Середа Техред Г.Гербер Корректор В. Синицкая

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2303/49

Произнздственно-полиграФическое предприятие, г. Ужгород, ул. Проектная,4