Устройство для определения параметров динамического звена второго порядка

 

Изобретение относится к устройствам контроля и может быть использовано для определения динамических характеристик приборов и устройств автоматики, например следяпщх систем. Цель изобретения - повьшение быстродействия определения параметров передаточной функции динамического звена при произвольном входном воздействии . Устройство содержит преобразователь входного сигнала, вход которого подключен к входу исследуемого объекта и выходу переключателя, и преобразователь выходного сигнала, вход которого подключен через нормирующий блок к выходу исследуемого обьекта, а выходы - к входам двух делителей разностных сигналов, другие . входы которых подключены к выходам преобразователя входного сигнала, а выходы обоих делителей разностных сигналов подключены к входам двух блоков памяти, третьи входы которых подключены к второму выходу блока управления, вход которого подключен к третьим входам делителей разностных сигналов и выходу нормирующего блока, а первый и третий рходы - к второму и третьему входам переключателя , на первый вход которого поступает произвольный входной сигнал.8 ил. с $ (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (я) 4 G 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / ...

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ автоматики, например следящих систем.

Цель изобретения — повьппение быстродействия определения параметров передаточной функции динамического звена при произвольном входном воздействии. Устройство содержит преобразователь входного сигнала, вход которого подключен к входу исследуемого объекта и выходу переключателя, и преобразователь выходного сигнала, вход которого подключен через нормирующий блок к выходу исследуемого объекта, а выходы — к входам двух делителей разностных сигналов, другие . входы которых подключены к выходам преобразователя входного сигнала, а выходы обоих делителей разностных сигналов подключены к входам двух блоков памяти, третьи входы которых подключены к второму выходу блока управления, вход которого подключен к третьим входам делителей разностных сигналов и выходу нормирующего блока, а первый и третий дходы — к второму и третьему входам переключателя, на первый вход которого поступает произвольный входной сигнал.8 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3796620/24-24 (22) 02.10.84 (46) 15.05.86. Бюл. У 18 (72) Ю.О.Штеренберг, В.В.Каманин, И.Н.Ингстер, Б.В.Козловский и В.Л.Черников (53) 62-50(088.8) (56) Рабкин Г.Л., Чередниченко Н.Я.

Черников В.Л. и Штеренберг Ю.О.

Экспериментальное исследование судовых автоматических систем. Л.: Судостроение, 1966.

Авторское свидетельство СССР

235831, кл. G 05 В 23/02, 1967.

Авторское свидетельство СССР

Ф 318920, кл. С 05 В 23/02, 1970.

Бабиков M.À. и Косиновский А,В, Элементы и устройства автоматики.

М.: Высшая школа, 1975, с. 289, рис. 6,31. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТР0В ДИНАМИЧЕСКОГО ЗВЕНА ВТОРОГО

ПОРЯДКА (57) Изобретение относится к устройствам контроля и может быть использовано для определения динамических характеристик приборов и устройств

„„Я0„„1231489 А 1

° 1231489

Изобретение относится к устройствам контроля и может быть использо— нано в приборах и устройствах, предназначенных для идентификации элементов и объектов систем автоматического управления, например следящих систем, Цель изобретения — увеличение быстродействия определения параметрон передаточной функции исследуемо1О го объекта второго порядка при произвольном входном сигнале.

На фиг. 1 представлена структур— ная схема предлагаемого устройства для определения параметров динамичес14; кого звена второго порядка,,на фиг.2— преобразователи входного и выходного сигналов; на фиг. 3 — делитель разностных сигналов; на фиг. 4 — блок управления; на фиг, 5 — блоки памяти; на фиг. 6 — блок задержки,на фиг.7 репе времени," на фиг. 8 — блок деле— ния.

Структурные схемы содержат исследуемый объект 1, первый переключа25 тель 2, нормирующий блок 3, преобразователь 4 входного сигнала, преобразователь 5 выходного сигнала, первый делитель 6 разностных сигналов., второй делитель 7 разностных сигналов, блок 8 управления, блок 9 памяти для вычисления первого коэффициента, блок 10 памяти для вычисления второго коэффициента, усилители 11 и 12 постоянного тока, блок 13 вычитания, 35 блок 14 деления, блок 15 вычитания, источник 16 тестового напряжения, второй переключатель 17, блок 18 задержки сигнала, кнопка "Сброс" 19 с нормально замкнутыми контактами, 40 кнопка "Отсчет" 20 с нормально разомкнутыми контактами, блок 21 формирования сигнала управления блоками памяти, реле 22 блокировки сигнапа управления блоками памяти, фиксатор 23 45 нулевого уровня, дифференциатор 24, блок 25 нь1читания, резистор 26, конденсатор 27, усилитель 28 постоянного тока, реле 29 управления блоками памяти, реле 30 времени, инвертор о

31, схема 32 совпадения, транзистор

33, конденсатор 34, резистор 35, блок 36 умножения, усилители 37 и 38 постоянного гока, схема 39 сравнения., реле 40, инвертор 41, блок 42 абра- у зонания модуля, диоды 43 и 44.

В устройстве для определения параметров динамического звена второго порядка в качестве исследуемого объекта 1 могут использоваться различные устройства систем автоматического упранления, у которых передаточную функцию можно представить выражением:

w(p) а р +ар +1

К таким устройствам можно, например, отнести следящие системы, замкнутые обратной связью по положению, усилители, различные фильтры. Устройство наиболее приспособлено для идентификации объектов, параметры которых могут во время эксперимента изменяться. При исследовании следящих систем в качестве выходного сигнала используется сигнал, снимаемый с датчика обратной связи, например. потенциометра.

Нормирующий блок 3 служит для определения статического коэффициента усиления К исследуемого объекта 1 и получения необходимого уровня выходного сигнала и представляет собой усилитель постоянного тока с переменным коэффициентом передачи, что достигается за счет изменения его входного сопротивления.

В качестве первого переключателя

2 могут использоваться любые контактные и бесконтактные переключатели, например реле, Преобразователи входного 4 и выходного 5 сигналов (фиг. 2) состоят из двух параллельно включенных фильтрсв с попарно одинаковыми постоянными r-:ðåìåíè, т,е. постоянная времени первого фильтра (выполненного на усилителе постоянного тока 11) преобразователя 4 входного сигнала равна постоянной времени первого фильтра преобразователя 5 выходного сигнала.

Постоянные времени фильтров определяются выражением

Т. =- С R и выбираются так, чтобы их величины

cóùåcò1çå IHo различались, например т, == 2т1.

Сами значения Т определяются паJ раметрами входного сигнала ° В частности, при синусоидальном входном сигнале x(t) = Asindt постоянная

0,3 времени первого фильтра Т л

1231489

Изменение постоянных времени фильтров осуществляется путем изменения сопротивления резистора R

Первый 6 и второй 7 делители разностных сигналов (фиг. 3) идентичны по структуре и состоят из двух блоков 13 и 15 вычитания и блока 14 деления, первый и второй входы которого подключены к выходам блоков 13 и 15 вычитания соответственно. Первый вход блока 13 вычитания подключен к первому входу блоков 6 и 7 деления разностных сигналов, второй вход которых подключен к вторым входам блоков 13 и 15 вычитания, а первый вход блока 15 вычитания подключен к третьему входу блоков 6 и 7, . выход которых подключен к выходу блока 14 деления.

Блок 14 (фиг. 8) деления выполняет операцию деления двух знакопеременных напряжений в 4-х квадрантах и сохраняет работоспособность при прохождении делителя через ноль.

Блок 14 деления содержит последовательно соединенные блоки 38, 36 и 37, выход которого является выходом блока 14, а также соединен с вторым входом блока 36 умножения, первый вход которого соединен .через схему

39 сравнения и диод с обмоткой реле

40. Вход блока 37 является первым входом (вход делимого), а также соединен с входом блока 42, выход которого через делитель напряжения, ин- 35 вертор 41 и диод 43 соединен с нормально замкнутым контактом реле 40, а через диод 44 — с нормально замкнутым контактом реле 40. Общий контакт реле 40 через делитель напряжения 40 соединен с входом блока 38 и вторым входом (входом делителя) блока 14.

Схема 39 сравнения представляет собой обычный компаратор, выполненный на триггере Шмидта. 45

Блок 8 управления (фиг. 4) служит для управления процессом вычисления коэффициентов знаменателя передаточной функции исследуемого объекта 1 и статического коэффициента передачи. 50

Блок 8 управления состоит из источника 16 тестового напряжения, второго переключателя 17, блока 18 задержки сигнала, двух кнопок, с нормально замкнутыми 19 (кнопка "Сброс" ) и 55 нормально разомкнутыми контактами

20 (кнопка "Отсчет" ), реле 22, блока

21 формирования сигнала управления, дифференциатора 24 и фиксатора 23 нулевого уровня.

Источник 16 тестового напряжения предназначен для подачи на вход исследуемого объекта 1 тестового напряжения заданного уровня при определении статического коэффициента передачи К в (1) .

Переключатель 17 предназначен для управления режимами работы устройства: в положении 1 определяется только коэффициент К, а в 2 — коэффициенты а„ и а,. Блок 18 задержки служит для задержки на время t< момента получения первого результата на выходах блоков 9 и 10 с момента подачи произвольного воздействия на исследуемый объект 1. Блок 18 задержки (фиг. 6) состоит из последовательно включенных реле 30 времени, инвертора 31 и схемы 32 совпадения, второй вход которой подключен к входу реле

30 времени, Схема реле 30 времени приведена на фиг. 7 и собрана на двух транзисторах 33, коллектор одного из которых через конденсатор 34 подключен к базе второго. Схема обес печивает задержку появления сигнала на его выходе на время t

Блок 21 формирования сигнала уп- равления служит для выработки постоянного напряжения для управления блоками 9 и 10 по первому импульсу, поступающему с выхода блока 23, после нажатия кнопки 20. Первый вход блока

21 подключен через кнопку !9 "Сброс" блок 18 и переключатель 17 к источнику тестового напряжения и является управляющим входом блока 21. При снятии сигнала с первого входа блока 21 сигнал на его выходе становится равным нулю. Блок 21 представляет собой статический триггер, собранный на двух транзисторах, в базовые цепи которых включены RC-цепочки.

Дифференциатор 24 служит для получения производной от выходного сигнала исследуемого объекта, а фиксатор

23 нулевого уровня — для определения моментов перехода выходного сигнала дифференциатора 24 через ноль и представляет собой нуль-орган, выполненный на триггере Шмидта.

Блоки 9 и 10 памяти идентичны по своей структуре (фиг. 5) и служат для запоминания на выходах значений сигналов, равных значениям коэффициентов а, и а соответственно.

1231489

Они состоят из блока 25 вычитания, усилителя 28 постоянного тока, на входе которого и в обратнои связи включены одинаковые RC-цепочки, и реле 29, нормально замкнутые контакты которого включены на входе усилителя 28 постоянного тока ° Блоки 9 и

10 отличаются только коэффициентами передачи блока 25 вычитания.

Для блока 9 памяти коэффициенты передачи по первому и второму входам блока 25 вычитания устанавливаются равными

2 2 к =- — т —, к

1 Т вЂ” Т 2 Т вЂ” Т

2 1 2 а для блока 10 памяти коэффициенты передачи устанавливаются соответственно

2, 2 т,т, ;1 Т вЂ” Т т Т вЂ” Т

1 2 1 г

20

Устройство для определения параметров динамического звена второго порядка работает следующим образом.

При установке переключателя 17 в первое положение на управляющий вход переключателя 2 поступает сигнал.

Переключатель 2 срабатывает и подклю- 30 чает второй вход, на который поступает тестовое напряжение с выхода источника 16 тестового напряжения к входу исследуемого объекта 1. Исследуемый объект 1 отрабатывает этот 35 сигнал и на его выходе появляется сигнал. Путем изменения коэффициента передачи нормирующего блока 3 сигнал на его выходе устанавливается равным величине сигнала, подаваемого 40 с источника 16 тестового напряжения.

Тогда, зная коэффициент передачи блока 3(К„ ), статический коэффициент передачи исследуемого объекта

1 45

К = . При этом коэффициент переК мз дачи цепи, состоящей из блоков 1 и

3, равен 1.

Затем переключатель 17 устанавливается во второе положение, при этом снижается сигнал с третьего входа переключателя 2 и подключает его первый вход, на который поступает произвольный сигнал, к входу исследуемого объекта 1. Одновременно потенциал 55

6 скачком через переключатель 17 подается на вход блока 18 задержки сигнала. При поступлении ступенчатого сигнала на вход реле 30 времени (фиг . 7) открывается первый транзистор 33, конденсатор 34 оказывается подключенным параллельно эмиттернобазовому переходу второго транзистора 33 положительно заряженной обкладкой к базе. Второй транзистор 33 запирается и находится в закрытом состоянии до тех пор, пока конденсатор

34 не разрядится через резистор 35.

Когда кончится процесс разрядки конденсатора 34, снова появится базовый ток второго транзистора 33, последний откроется и сигнал на его входе не буцет. Таким образом, задержка времени зависит от величины конденсатора 34 и резистора 35. Включение реле 30 времени совместно с логическими элементами обеслечивает появление сигнала на выходе блока 18 и на кнопке 20 "Отсчет" с запаздыванием на время t, . Сигналы с выхода переключателя 2 и масштабного блока 3 поступают на входы преобразователей входного 4 и выходного 5 сигналов соответственно. В результате прохождения этих сигналов через фильтры на первых и вторых выходах блоков 4 и 5 формируются сигналы, равные d.

1 р, p, которые подаются на г соответствующие входы блоков первого

6 и второго 7 делителей разностных сигналов, на третьи входы которых поступает сигнал с выхода нормирующего блока 3.

Сигналы на выходах блоков 6 и 7 вычисляются по формулам (2) с учетом равенства К = 1 (2)

Для предотвращения перегрузок на выходах блоков 6 и 7 в моменты времени, когда Y к p p, т.е. при делении на малое напряжение, в том числе на ноль, в блок 14 деления введено переменное по уровню ограничение снизу абсолютного значения делителя.

Блок 14 работает, как известный блок деления, однако при малых значениях делителя на. вход блока 38 подается напряжение через диоды 43 или 44, знак которого определяется знаком делителя,„ для чего в блок 14 введена схема 39 сравнения. Резисторы подбираются таким образом, чтобы диоды были заперты до тех пор, пока напряжение на выходе усилителя 38 не уменьшится до величины, равной 1/N от текущей величины делимого, где

N — максимальное абсолютное значение .частного, соответствующее шкале бло" ка 14. При уменьшении делителя один из диодов 43 или 44 открывается, напряжение на выходе усилителя 38 поддерживается равным !Ы p )d/N. Ppu достижении абсолютного значения дели- О теля до величины f > 1/N части от абсолютного значения деленного блок

14 без переходного процесса продолжает нормальное функционирование.

При этом обеспечивается работоспособ-15 ность блока 14 при прохождении делителя через нулевое значение.

Сигналы D, и 1) поступают на первый и второй входы блоков памяти 9 и 10, где на выходе блока ?5 вычитания из них образуются разностные сигналы: для блока 9 Z, = К, D, — К В для блока 10 Е = К D — K D „, кото(1.> рые без искажений поступают на выходы блоков 9 и 10 памяти.

Сигнал с выхода нормирующего блока 3 поступает через вход блока 8 управления и дифференциатор 24 на вход фиксатора 23 нулевого уровня, сигнал на выходе которого скачком ме-3Q няется с -U íà +U в моменты перехода его входного сигнала через ноль.

Сигнал с выхода фиксатора 23 нулевого уровня поступает на нормально разомкнутые контакты реле 22.

При нажатии кнопки 20 "Отсчет" происходит срабатывание реле 22, которое одним своим нормально разомкнутым контактом блокируется, а при замыкании второго сигнала в виде прямоугольных импульсов с выхода фиксатора 23 нулевого уровня подается на вход блока 21 формирования сигнала управления блоками памяти. При приходе на второй вход блока 21 первого импульса, он срабатывает и на e-. о выходе появляется постоянный по величине сигнал, который поступает на обмотку реле 29. Реле 29 срабатывает и размыкает свои нормально замкнутые 50 контакты, при этом на выходе усилителя 28 постоянного тока фиксируются сигналы, которые были на выходах блоков 9 и 10 памяти в момент размыкания контактов реле 29, т.е. в 55 момент, когда производная от выходного сигнала равна О. В этот момент сигналы на выходах блоков 9 и 10 памяти равны коэффициентам а и а

1 2 в (1), т.е.

7,ч =a= а, Х о = а

1 1 г

При нажатии кнопки 19 "Сброс" сигнал с реле 22 снимается, оно размыкает свои контакты и снимает сигнал с второго входа блока 21 формированчя сигнала управления блоками памяти, кроме того, на его первом входе снимается сигнал, который переводит блок 21 в исходное состояние. Сигналы с выхода блоков 21 и обмотки реле

22 снймаются и схема устройства готова к новому определению коэффициентов передаточной функции исследуемого объекта 1, при этом при повторных

Отсчетах выдержка времени t от1 сутствует, Таким образом, в устройстве для определения параметров динамическо:о- звена второго порядка происходит сначала определение статического коэффициента усиления К исследуемого объекта, а затем при произвольном входном сигнале при одном съеме показаний определяются коэффициенты знаменателя передаточной функции. При этом по сравнению с известными устройствами уменьшается время одного определения коэффициентов а и а и

1 г появляется возможность оперативно определять значения а, и а в любые l моменты времени с последующим осреднением результатов, что повьппает точность и надежность получаемых результатов и, кроме того., позволяет исслецовать объекты с существенно нестационарными параметрами передаточной функции.

"= îðìóëàизобретения

Устройство цля определения параметров динамического звена второго порядка, содержащее переключатель, выход которого служит для подключения к входу динамического звена, первый вход является входом устройства, а второй вход соединен с первым выходом блока управления, и нормирующий блок, вход которого служит для поцключения к выходу динамического звена, а выход подключен к входу преобразователя выходного сигнала, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия определения параметров передаточной

123 1489

1П функции исследуемого объекта, оно содержит преобразователь входного сигнала, два блока деления разностных сигналов и два блока памяти, первые выходы преобразователей входного и выходного сигналов подключены соответственно к первому и второму входам первого блока деления разностных сиг- налов, вторые входы — соответственно к первому и второму входам второго10 блока деления разностных сигналов, выход которого подключен к первым . входам блоков памяти, вторые входы которых подключены к выходу первого блока деления разностных сигналов, а третьи входы — к второму выходу блока управления, вход которого подключен к третьим входам блоков деления разностных сигналов и выходу нормирующего блока, а третий выход — к третьему входу переключателя, выход которого подключен к входу преобразователя входного сигнала,выходыблоков памяти являютсявыходами устройства.

)233489

Фиг. 4

У, (Р

1281 89

В!!!1!!!1!! Заказ 2562/S! Ткраж 83б

Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4