Устройство для исправления ошибок в системах хранения и передачи информации в кодовой комбинации

 

Изобретение относится к области вычислительной техники. Целью изобретения является повьппение быстродействия устройства. Устройство содержит входной регистр, формирователь синдрома ошибки, группу cyj jaTOpoB по модулю два, группу блоков памяти, группу элементов И- Ш1И-НЕ, элемент И-НЕ, группу узлов сравнения, дешифратор, выходной регистр , три группы элементов И, формирователь контрольного кода Боуза- Чоудхури, блок анализа ошибок, регистр ошибок. Повьшение производительности устройства достигается за счет использования группы блоков памяти, которые по синдрому ошибки, индивидуальному для каждого бита информации, формируют константу коррекции , которая и осуществляет коррекцию принятой информации. Имеется возможность проверить правильность коррекции информации с помощью формирователя контрольного кода Боуза-Чоудхури- На вход этого формирователя поступает откорректированная информация с выходного регистра, а выходные сигналы формирователя контрольного кода Боуза-Чоудхури анализируются блоком анализа оптбок. Нулевое значение выходных сигналов говорит о правильности коррекции. Имеется возможность приформировывать к информационному слову, поступающему на входной регистр, контрольные разряды с помощью формирователя контрольного кода Боуза-Чоудхури . 2 ил. 8 табл,I с (Л СП О со

СО!ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (21) 3730252/24-24 (22) 21.04.84 (46) 15.05.86. Бюл. 1(18 (72) 3.И.Поваляев (53) 681.3(088.8) (56) Патент США 9 4030067, кл. G 06 F 1l/08, 1980.

Патент Великобритании ll 2093238, кл. G 06 F ll/08, 1980. (54) УстРойство ДлЯ испРАВлениЯ ошивок в кодовой комБинАции в систеМАХ ХРАНЕНИЯ И ПЕРЕДАЧИ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники. Целью изобретения является повышение быстродействия устройства. Устройство содержит входной регистр, формирователь синдрома ошибки, группу сумматоров по мсдулю два, группу блоков памяти, группу элементов ИЯЛИ-НЕ, элемент И-НЕ, группу узлов сравнения, дешифратор, выходной регистр, три группы элементов И, формирователь контрольного кода БоузаЧоудхури, блок анализа ошибок, ре(g1) 4 G 06 F 11/08, С 11 С 29/00 гистр ошибок. Повышение производительности устройства достигается за счет использования группы блоков памяти, которые по синдрому ошибки, индивидуальному для каждого бита информации, формируют константу коррекции, которая и осуществляет коррекцию принятой информации. Имеет- ся воэможность проверить правильность коррекции информации с помощью формирователя контрольного кода

Боуза-Чоудхури. На вход этого формирователя поступает откорректированная информация с выходного регистра, а выходные сигналы формирователя контрольного кода Боуэа-Чоудхури анализируются блоком анализа ошибок.

Нулевое значение выходных сигналов говорит о правильности коррекции.

Имеется возможность приформировывать к информационному слову, поступающему на входной регистр, контрольные разряды с помощью формирователя контрольного кода Боуэа-Чоудхури. 2 ил. 8 табл.

1 231503

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и исправления ошибок при передаче данных в ЭВИ.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 приведена структурная схема устройства для исправления ошибок, на фиг ° 2 — функциональная схема блока анализа ошибок; на " табл. 1 — матрица Н для кода (31 и

16), исправляющего три ошибки,, на табл. 2 — образующая матрица кода (3I и 16) Бауза-Чаудхури, на табл.38 — прошивка блоков памяти группы.

Устройство для исправления ошибок содержит входной регистр 1, информационный вход 2 устройства, формирователь 3 синдрома ошибки, в состав которого входят группы ч-6 суммато-ров по модулю два и группы 7-9 элементов НЕ, группу 10 сумматорсв па модулю два у группу 1 1 блоков памяти р группу 12 элементов И-ИЛИ-НЕ, элемент И-НЕ 13, группу 14 узлов сравнения, блок 15 выделения нулевого када, выходной регистр 16, группы 17-19 элементов И, формирователь 20 контрольного кода Боуза-Чоудхури, две группы выходов 21 и ?2 откорректированной информации устройства, блок

23 анализа ошибок, регистр 24 ошибок, входы 25 и 26 разрешения приема и выдачи информации устройства, входы 27 и 28 установки режимов записи и чтения устройства, группа 29 сумматоров по модулю два формирователя

20 контрольного кода Боуза-Чаудхури.

Блок 23 анализа ошибок содержит пороговый элемент 30,, узел 31 свертки по модулю два, элемент ИЛИ 32, элемент ИЛИ-НЕ 33, элемент НЕ 34, элемент И 35, узел 36 сравнения.

Устройство для исправления ошибок работает следующим образом-.

Существует два режима работы устройства: режим записи информации, когда к информации приформировываются контрольные разряды, и режим чтения информации, когда проверяется правильность приема информации.

Работа устройства показывается для кода (31 и 16) Боуза-Чоудхури (БЧХ).

В режиме чтения информации шестнадцать информационных и пятнадцать контрольных разрядов сообщения поступают на информационный вход 2 уст ройства и записывается на входной регистр 1 па сигналу, нрйходящему на вход 25 разрешения приема информапии устройства. Нулевой сигнал, поступающий на вход 27 установки ре" жима записи устройства, отключает информационных разрядов входного ре" гистра 1 от входов сумматоров по модулю два группы 29, закрывая элементы И первой группы 17 (элементы И

10 групп 17-19 являются элементами с трехстабильными выходами). Выходы информационной и контрольной части вхоцного регистра 1 поступают на вхоцы сумматоров но модулю два групп

15 4-6 формирователя 3 синдрома ошибки.

Формирователь 3 синдрома ошибки склацывают по модулю два информационные и контрольные биты сообщения в соответствии с матрицей формирования

20 синдрома ошибки, приведенной иа табл. 1, Вычислительный синдром состоит из трех составных частей 81, 83,, S5 формата m-бит каждая. В приводимом примере кода ш=5. Первые р две составные части синдрома Sl u

83 поступают на входы блоков памяти группы 11„ Функция ошибки определяется для каждого корректируемого бита. Корректируются все информационные биты (16 в рассматриваемом примере) и та часть контрольных битов„ которые пользователь сочтет необходимой для дальнейшей после коррекции трансляции информации.

Корректировать все контрольные биты

БЧХ нецелесосбразно в связи с излишними затратами оборудования. В рассма.триваемом примере корректируются

7 из 15 контрольных битов БЧХ, като4О рые и сопровождают в шине 22 чтения скорректированные информационные бить:. Принимается во внимание та, что 7 контрольных бит обнаруживают

2 ошибки сообщения. Таким образом, 15 корректируются 16+7=23 бит- сообще ния. Функция ошибки каждого корректируемого бита прошита в блоках памяти группы 11. Число блоков памяти, емкость каждого определяется его форматом адреса, который равен 2„ т,е, 50

2 5=10 в рассматриваемом примере.

Формат прошивки равен m=5 Сос.тавные части синдрома Sl и S3 подключены к адресным входам блоков памяти группы 11, причем предварительна эти

55 составляющие складываются по модулю два с первыми десятью битами строки матрицы, приведенной в табл, 1. Сложение это осуществляется путем под45

При этом на вход 28 установки режима чтения устройства поступает единичный сигнал и выходы информаци- Ы онных и контрольных разрядов выходного регистра через элементы И второй и третий групп 18 и 19 поступа3 !23 ключения к адресным входам t.-ro блока памяти группы 11 выходов сумматоров по модулю два групп 4 и 5, которые соответствуют столбцам, имеющим нулевое значение в t -й cTpçêå, выходы остальных сумматоров по модулю два групп 4 и 5 подключаются к адресным входам блока памяти груп.пы 11 через элементы НЕ групп 7 и 8 (в качестве блоков памяти группы 11 10 используются постоянные полупроводниковые запоминающие устройства—

ППЗУ). При одиночной ошибке код синдрома, полученный на выходах сумматоров по модулю два групп 4 и 5 фор- !5 мирователя 3 синдрома ошибки, равен значению первых десяти разрядов соответствующей строки матрицы, приведенной в табл. 1. В этом случае на адресный вход соответствующего бло- 20 ка памяти группы 11 поступает нулевой код. По нулевому адресу во всех блоках памяти групп 11 в разряде признака ошибки прошит нулевой бит; . а по остальным адресам — единичный 25 бит.

Таким образом, при одиночной ошибке возникает единичный сигнал на выходе соответствующего элемента

И-ИЛИ-НЕ группы 12, который разре30 шает сравнение соответствующему узлу сравнения группы !4. В результате на выходе этого узла сравнения группы 14 возникает сигнал ошибки, который корректирует информационный бит на соответствующем сумматоре по модулю два группы 10.

При отсутствии ошибки в сообщении сигнал с нулевого выхода блока

15 выделения нулевого кода запрещает работу всех узлов сравнения груп- 40 пы !4 в результате чего корректировка сообщения на сумматорах по модулю два группы 10 не осуществляется.

С выходов сумматоров по модулю два группы 10 откорректированная информация по сигналу с входа 26 выдачи информации устройства записывается на выходной регистр 16, с выходов которого поступает на выходную шину чтения устройства.

1503 ют на входы сумматоров по модулю два группы 29, на выходах которого формируются семиразрядный код синдрома для контрольных разрядов,- участвующий в контроле скорректированной информации, и восемь контрольных разрядов, не участвующих в контроле откорректированной информации.

Семиразрядный код синдрома с выходов соответствующих сумматоров по модулю группы 29 поступает на входы элемента ИЛИ 32, блока 23 анализа ошибок. Ненулевое значение семиразрядного кода синдрома говорит о неправильной коррекции и в этом случае сигнал ошибки с выхода элемента

ИЛИ 32 записывается в соответствующий разряд регистра 24 ошибок.

Восемь контрольных разрядов, не участвующих в контроле откорректированной информации, с выходов соответствующих сумматоров по модулю. два группы 29 и выходы контрольных разрядов входного регистра !, также не участвующие,в контроле откорректированной информации, поступают соответственно на вторую и первую группы узла 36 сравнения блока 23 анализа ошибок. Несравнение этих кодов говорит о неправильном приеме соответствующих контрольных разрядов сообщения на входной регистр 1.

Единичные сигнал на выходах элементов И 35 и ИЛИ-HE 33 блока 23 анализа ошибок возникают соответственно при тройной и двойной ошибках.

Все эти сигналы записываются на регистр 24 ошибок.

В режиме записи информации сообщение без контрольных разрядов записывается на входной регистр 1 с информационного входа 2 устройства по сигналу со входа 25 разрешения приема информации устройства. При этом на входы 27 и 28 установки режимов записи и чтения устройства подаются соответственно единичный и нулевой сигналы.

В этом случае выходы информационных разрядов входного регистра 1 через элементы И первой группы 17 поступают на входы сумматоров по модулю два группы 29 и сигналы с выходов информационных разрядов входного регистра 1 и с выходов соответствующих сумматоров по модулю два группы 29 поступают на первую группу 21 выходов устройства.

123I503 6

Формула изобретения

Устройство для исправления ошибок в кодовой комбинации в системах хранения и передачи информации, содержащее входной регистр разрядностью 2 -! (m > 4), формирователь синдрома ошибки, в состав которого входят три группы из ш сумматоров по модулю два и три группы элементов

НЕ, блок выделения нулевого кода группы сумматоров по модулю дна, причем информационный вход входного регистра является информационным входом устройства, вход синхронизации входного регистра является нхо = дом синхронизации устройства, выходы информационных разрядов входного регистра и выходы контрольньи разрядов входного регистра, соединены с первыми входами соответствующих сумматоров по модулю два группы, входы сумматоров по модулю два трех групп формирователя синдрома ошибки соединены с выходами информационных и контрольных разрядон входного регистра н соответствии с сот держимым столбцов матрицы Н кода

Боуза-Чоудхури, выходы сумматоров по модулю два каждой группы формирователя синдрома ошибки соединены с входами соответствующих элементов

HE соответствующей группы формирователя синдрома ошибки и соответствующими входами блока выделения нулевого кода, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены группа блоков памяти, группа элементов И-ИЛИ-НЕ, элемент И-НЕ, группа узлов сравнения, выходной регистр, регистр ошибок, три группы элементов

И, блок анализа ошибок, содержащий пороговый элемент, узел свертки по модулю два, узел сравнения, элемент

ИЛИ, элемент ИЛИ-НЕ, элемент НЕ и элемент И, и формирователь контрольного кода Боуза-Чоудхури, содержащий группы из 3 сумматоров по модулю два, причем выходы информационных разрядов входного регистра, выходы информационных разрядов выхоцного регистра и вы::оды контрольных разряцов выходного регистра соединены с первыми входами элементов И первой, второй и третьей групп соответственно, входы сумматоров по модулю дна группы формирователя контрольного

ll0

25 кода Боуэа-Чоудхури соединены с выходами соответствующих элементов И первой, второй и третьей групп в соответствии с содержимым столбцов порожцающий матрицы G кода БоузаЧоудхури, выходы сумматоров по модулю два группы формирователя контрольного кода Боуза-Чоудхури и выходы информационных разрядов нходного регистра образуют первую группу выходов откорректированной информации устройства„ выходы информационных и контрольных разрядов выходного регистра образуют вторую группу выходов откорректированной ийформации устройства, адресный вход каждого блока памяти, соответстнующего -му корректируемому биту информации (I i 2 -I) соединен с ныходами сумматоров по модулю два перной и второй группы формиронателя синдрома ошибки, которые соответствуют столбт цам матрицы Н, имеющим нулевое значение в i-й строке, и с выходами элементов HE первой и второй групп.фор,мирователя синдрома ошибки, входы

ЗО

49

55 которых соединены с выходами сумматоров пс модулю дна первой и второй групп формирователя синдрома ошибки, соответствующих столбцам матрицы Н имеющим единичное значение в х-й строке, группа выходов информационных разрядон каждого блока памяти группы соединена с первой группой информационных входов»соответствующего узла сравнения группы, выходы узлов сравнения группы, соответствующие информационным разрядам и контрольным разрядам соединены с вторыми входами сумматоров по модулю два группы, выходы которык соединены с информационньпии входами соответствующих разрядов выходного регистра, входы второй информационной группы каждого узла сравнения, соответствующего -му ксрректируемому биту информации соединены с выходами сумматоров по моцулю два третьей группы формирователя синдрома ошибки., которые соответстг вуют столбцам матрицы Н, имеющим нулевое значение в 1-й строке, и с

:выходами элементов НЕ третьей группы формирователя синдрома ошибки, входы которых соединены с выходами сумматоров r»о модулю дна третьей группы формирсвателя синдрома ошибки, сот ответствующих столбцам матрицы Н имеющим единичное значение в i-й строке, ньгход разряда признака ошиб 7 1231 ки каждого блока памяти группы соединен с первым входом соответствующего элемента И-ИЛИ-НЕ группы и соответствующим входом элемента l -HE, выход которого соединен с втор ;ми входами всех элементов И-ИЛИ- Е. группы, третьи входы которых объединены и соединены с выходом блока выделения нулевого кода и первым входом элемента ИЛИ-НЕ блока анализа оши- 10 бок, в блоке анализа ошибок выход порогового элемента через элемент

НЕ соединен с первым входом элемента И, второй вход которого соединен с вторым входом элемента ИЛИ-НЕ и выходом узла свертки по модулю два, группа входов порогового элемента и группа входов узла свертки по модулю два объединены и соединены с выходами соответствующих узлов срав- 20 кения группы, выходы контрольных разрядов входного регистра и выхо— ды сумматоров по модулю два группы формирователя контрольного кода Боуза-Чоудхури соединены соответствен- 25 оз Я но с первой и второй группами инфор мационных входов .узла сравнения бло ,ка анализа ошибок, входы элемента

ИЛИ блока анализа ошибок соединены с выходами соответствующих сумматоров по модулю два группы формирователя контрольного кода Боуза-Чоудхури„ выходы элементов И, ИЛИ-НЕ, ИЛИ, узла сравнения и порогового элемента блока .анализа ошибок соединены с информационными входами соответствующих разрядов регистра ошибок, вход синхронизации выходного регистра является входом разрешения выдачи информации устройства, вторые входы элементов И первой группы объединены и подключены к входу установки режима записи устройства, вторые входы элементов И, второй и третьей групп объединены и подключены к входу установки режима чтения устройства, выходы элементов И-ИЛИНЕ группы соединены с входами запрета соответствующих узлов сравнения группы.

И

12315О3

&2C

Составитель В.Гречнев

Редактор И.Сегменик Техред И,Гайдош Корректор В.Бутяга

Тираж б7! Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2652/52

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4