Усилитель считывания

 

Изобретение может быть использовано в качестве усилителя считывания запоминающих устройств. Цель изобретения - снижение потребляемой мощности , упрощение схемы и расширение функциональных возможностей. Усилитель содержит транзисторы 1 и 2, диоды 3 и 4, транзистор 5, тиристор 6, резисторы 7-10, тиристор 11, информационный вход 12, резистор 13, двухэмиттерный транзистор 14, управляющие входы 15 и 16, выход 17, Введение тиристора 6, резистора 13 и двухзмиттерного транзистора 14 позволило исключить блокировку управляющих входов 15 и 16, что привело к упрощению усилителя; экономия потребляемой мощности достигается за счет использова-ния цепи обратной связи - тиристора 6, коллектора-эмиттера транзистора 5, 1Ш-Й1Ы нулевого потенциала; расширение функциональных возможностей достигается за счет реализации дополнительной функции усилителя - функции запоминания считанной информации . 1 ил, i (Л С (ч; САЗ Gi:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5ц 4 Н 03 К 19/00 5/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ И30БРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

t а (21) 3803935/24-21 (22) 22.10.84 (46) 15.05,86. Бюл. 1Ф 18 (72) М.О.Ботвиник, М.П.Сахаров, Ю.Н.Еремин и Е.В.Григорьев (53) 62 1.373(088.8) (56) Каталог фирмы Faivchild Bipolav

Nemovy data. Book, 1977.

Авторское свидетельство СССР

¹ 1132364, кл . Н 03 К 19/00, 16.02.84 . (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ (57) Изобретение может быть использовано в качестве усилителя считывания запоминающих устройств. Цель изобретения — снижение потребляемой мощности, упрощение схемы и расширение функциональных возможностей. Усилитель содержит транзисторы 1 и 2, диоÄÄSUÄÄ 1231600 А1 ды 3 и 4, транзистор 5, тиристор 6, резисторы 7-10, тиристор 11, информационный вход 12, резистор 13, двухэмиттерный транзистор 14, управляющие входы 15 и 16, выход 17. Введение тиристора 6, резистора 13 и двухэмиттерного транзистора 14 позволило исключить блокировку управляющих входов 15 и 16, что привело к упрощению усилителя; экономия потребляемой мощности достигается за счет использования цепи обратной связи — тиристора 6, коллектора-эмиттера транзистора 5, швы нулевого потенциала; расширение функциональных возможностей достигается за счет реализации дополнительной функции усилителя — функции запоминания считанной информации. 1 ил.

12316

1

Изобретение относится к импульсной технике, в частности к микроэлектронике, и может быть использова— но в качестве усилителя считывания для запоминающих устройств.

5 . Целью изобретения является снижение потребляемой мощности, упрощение схемы и расширение функциональных возможностей за счет обеспечения запоминания считанной информации. 10

На черте>ке представлена принципиальная электрическая схема усилителя считывания.

Схема содержит транзисторы 1 и 2, диоды 3 и 4, транзистор S, первый тиристор 6, резисторы 7 .— 10, тирис—

Т0р 11, информацпоцный вход 12, резистор 13, двухэмпттерпый транзистор 14, управляющие входы 15 и 16, выход 17. Коллектор транзистора 1 соединен с шиной питания, эмиттер с базой транзистора 2, коллектор которого соединен с катодом первого .из двух последовательно соединенных диодов 3 и 4, а эмиттер — с общей шиной и эмпттером транзистора 5, коллектор которого соецинеп с базой первого транзистора, 1 -базой первого тпрпстора 6, которая соединена с анодом второго диода 4 и с резистором 7, второй конец которого соединен с анодом тирпстора 6, катод которого через резистор 8 соединен с базой транзпстора 5 и одним выводом резистора 9, второй вывод которого соединен с об35 щей шиной ll одппи концом резистора 10, второй вывод которого в сво:о очередь соедппеп с змпттером транзистора 1.

Схема содержит также тиристор 11, анод которого соединен с шиной питания, его >i -база является информационным входом 12 схемы, ) -база соединена с резистором 13, второй вывод которого соединен с катодом тиристора 11 и анодом тпрпстора 6. P-áàçà тирпстора 11 соединена с базой и коллектором двухзмиттерпого транзистора 14, оба управляющие входы 15 и 16 которого являются управляющими входами усилителя. Коллектор транзисто50 ра 2 является выходом 17 схемы.

Усилитель считывания работает следующим образом.

Если в цепи t -базы тиристоуа 11 (вход 12) даже кратковременно протекает ток и на управл>пощпе входы 15

55 и 16 транзистора 14 подано напряже11 11 нпе, соответствующее логическои 1 то тпристоры 6 и 11 включак>тся и на

U =--- -(Е +R )+ U -база — катод

БРэ к5 Б 3 я Р тиристора 6, Li

Яэк — падение напряжения на переходе база где эмиттер транзистора S;

4 p — база-катод тиристора 6- падение напряжения на переходе р-база— катод тиристора 6 (равно примерно

Йэ ) °

Напряжение О„„- не зависит от напряжения питания. Это обеспечивает постоянство напряжения на переходах база — эмиттер транзисторов 1 и 2.

Постоянство напряжения на выходе схемы 17 при токе нагрузки обеспечивает отрицательная обратная связь по току с р-базы тиристора 6 через диоды 3 и 4 на выход 17 схемы.. При этом выходной транзистор 2 усилителя открыт.

Таким образом, кратковременное протекание тока в цепи -базы тиристора 11 вызывает его включение и, как следствие, включение выходного транзистора 2, т.е. реализуется функция запоминания считанной информации.

При этом резистор 13 шунтирует переход р-база — катод тиристора 11 и определяет минимальную величину тока в цепи; ii -база †. вход 12 тиристора 11, при которой он включается, т.е. резистор определяет порог чувствительности усилителя по информацион— ному входу 12. Резистор 7 определяет величину тока в р-базу тиристора 6 во включенном состоянии. При этом тиристор 6 находится в активном режиме за счет действия отрицательной обратной связи по току. Цепь обратной связи — тиристор 6, коллектор †эмитт транзистора 5, шина нулевого потен— циала. Это обеспечивает экономию потребляемой мощности.

Резистор 10 шунтирует переход база — эмиттер выходного транзистора 2, обеспечивая рассасывание избыточного заряда из базы этого транзистора при

er o выключении.

Если в цепи н -базы тиристора 11 (вход 12) ток отсутствует или хотя

00 2 коллекторе транзистора 5 устанавлицается уровень напряжения, определяе— мый как

1231600

f5

Формула и з о бр ет ения

Составитель Г. Крапига

Редактор Т.Парфенова Техред И.Попович Корректор ff- 9 K

Заказ 2660/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4 бы на одном из управляющих входов 15 или 16 схемы, напряжение соответствует уровню логического нуля, то тиристор 11 закрыт. При этом закрыт и тиристор 6, из-за чего ток в базе транзистора 1 отсутствует*, а следовательно, закрыт и выходной транзистор 2.

Так как для включения усилителя необходимо появление достаточной величины тока по информационному входу 12, то отсутствует необходимость в блокировании управляющих входов 15 и 16 усилителя и во время переходно— го процесса, что приводит к значительному упрощению схемы усилителя.

Усилитель считывания, с одержащий первый транзистор, коллектор которо-, го соединен с шиной питания, а эмит— тер — с базой второго транзистора, коллектор которого через два последовательно соединенных диода соединен с базой первого транзистора, с P -базой первого тиристора, первым выводом первого резистора и коллектором третьего транзистора, эмиттеры второго и третьего транзисторов соединены с общей шиной, эмиттер первого транзистора через второй резистор соединен с общей шиной, второй вывод первого резистора соединен с анодом первого тиристора, катод которого через третий резистор соединен с базой третьего транзистора и первым выводом четвертого резистора, второй вы1вод которого соединен с общей шиной, коллектор второго транзистора соединен с выходной шиной, о т л и ч а юшийся тем, что, с целью снижения потребляемой мощности, упрощения схемы и расширения функциональных возможностей, в него введены второй тиристор, пятый резистор и двухэмиттерный транзистор, причем анод вто- . рого тиристора соединен с шиной питания, его и -база — с информационным входом, а р -база — с базой двухэмиттерного транзистора, первый и второй эмиттеры которого соединены с соответствующими управляющими входами схемы, а коллектор — с его базой и первым выводом пятого резистора, второй вывод которого соединен с катодом второго тиристора и анодом первого тиристора.