Вероятностный преобразователь аналог-код

 

Изобретение относится к вычислительной технике и может быть использовано в измерительных системах и измерительно-вычислительных комплексах . Изобретение позволяет расширить функциональные возможности устройства и повысить его точность за счет введения в устройство, содержащее элемент запрета, первый цифроаналоговый преобразователь, элемент И, первый триггер, первый и второй счетчики импульсов, блок элементов И, дешифратор, первый компаратор, первый генератор псевдослучайных чисел , коммутатор, второго ци})роаналогового преобразователя, второго компаратора , второго триггера, третьего счетчика импульсов, элемента ИЛИ, второго генератора псевдослучайных чисел. 1 ил. с S (Л 1C со 05 о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (у 4 Н 03 Н 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3792867/24-24 (22) 21. 09, 84 (46) 07. 06. 86. Бюл. № 21 (71) Всесоюзный научно-исследовательский конструкторский институт научного приборостроения Ленинградского научно-производственного объединения

"Буревестник" (72) Г.В.Добрис, В.Г.Корчагин, Л.Я.Кравцов, Д.Е.Лакийчук, 10.Б.Садомов и P.Ф.Федоров (53) 681.325(088.8) (56) Гладкий В.С. Вероятностные вычислительные модели И.:Наука, 1973, с.113-115.

Авторское свидетельство СССР № 756626, кл. Н 03 К 13/02, )979, (54) ВЕРОЯТНОСТНЬП1 НРЕОБРАЗОВАТЕЛЬ

АНАЛОГ-КОД

„„SU„„1236608 А 1 (57) Изобретение относится к вычислительной технике и может быть использовано в измерительных системах и измерительно-вычислительных комплексах. Изобретение позволяет расширить функциональные возможности устройства и повысить его точность за счет введения в устройство, содержащее элемент запрета, первый цифроаналоговый преобразователь, элемент

И, первый триггер, первый и второй счетчики импульсов, блок элементов

И, дешифратор, первый компаратор, первый генератор псевдослучайных чисел, коммутатор, второго цифроаналогового преобразователя, второго компаратора, второго триггера, третьего счетчика импульсов, элемента ИЛИ, второго генератора псевдослучайных чисел. 1 ил.

1236608

Изобретение относится к вычислительной технике и может быть использовано в измерительных системах и измерительно-вычислительных комплексах.

Целью изобретения является расши- 5 рение функциональных воэможностей и повышение точности, На чертеже представлена функциональная схема устройства.

Вероятностный преобразователь аналог-код содержит шину 1 начальной установки, шину 2 тактовых импульсов, шину 3 "Пуск", элемент 4 запрета, второй 5 и первый 6 генераторы псевдослучайных чисел(ГПСЧ), третий счетчик 7,коммутатор 8, дешифратор 9, второй 10 и первый 11 цифроаналоговые преобразователи (ЦАП), второй 12 и первый 13 триггеры, информационную шину 14, второй 15 и первый 16 компараторы, элемент И !7, элемент ИЛИ 18, вторую шину 19 "Пуск", шину 20 псевдослучайной бинарной последовательности выходной преобразованной величины, первый 21 и второй

22 счетчики импульсов, блок 23 элементов И и выходные шины 24.

Устройство работает следующим образом.

Сигнал пНачальная установкап по шине устанавливает первый и второй генераторы 5 и 6 псевдослучайных чисеп в исходное состояние. По сигналу шины 3 устанавливаются B нулевое состояние первый 21, второй 22 и э третий 3 счетчики, а также. первый 13 и второй 12 триггеры.

На выходе триггера 12 формируется сигнал, разрешающий прохождение через элемент 4 запрета тактовых им- !0 пульсов с шин 2 на входы синхронизации ГПСЧ 5 и б и счетный вход счетчика 7, Нулевой сигнал с выхода старutего разряда счетчика 7, поступающий .на управляющий вход коммутатора, под- 45 ключает выходы первого ГПСЧ 6 к входам старших разрядов первого ЦАП 11, на младшие разряды которого поступают сигналы с выходов второго ГПСЧ 5.

Эти же сигналы поступают на входi 50 старших разрядов второго ЦАП 10, на входы младших разрядов которого подаются логические нули. При подаче очередного тактового импульса на входы ГПСЧ на их выходах формируется у два и-разрядных псевдослучайных числа, которые с помощью первого 11 и второго 1О !!ЛП преобразуются в два псевдослучайных уровня напряжения„ которые, поступая на входы первого

16 и второго 15 компараторов, сравниваются с входным аналоговым сигналом. На выходе компараторов формируется сигнал, увеличивающий на единицу содержимое счетчиков 21 и 22, если случайные напряжения на входах

ЦАП меньше входного аналогового сиг:нала, в противном случае содержимое счетчиков не изменяется. Генератор 5 псевдослучайных чисел формирует 2"-1 различных и-разрядных псевдослучайных чисел, за исключением нулевого, и имеет период 2 -1 тактов. Генератор 6 псевдослучайных чисел генерирует полное множество из 2„ -разрядных чисел и имеет период Zh тактов.

Соответственно этому первый и второй счетчики 21 и 22 в первом цикле работают 2 -1 и 2 тактов соответсти и венно. Г!о достижении (2"-1) -го такта единичное состояние и — младших разрядов третьего счетчика 7 декодируется дешифратором 9 и с первого выхода его устанавливает в единичное состояние второй триггер 13, сигналом с инверсного выхода которого запрещается дальнейшее прохождение импульсов с выхода второго компарагора 15 через элемент И 17 на вход первого счетчика 21. Таким образом, в первом счетчике 21 фиксируются старшие и разрядов ? и-разрядного кода преобразователя. Второй счетчик 22 в первом цикле работы преобразователя используется для накопления (и+1}-разрядного вероятностного преобразователя входных сигналов, близких по уровню к опорному напряжению ЦАП.

Завершение вероятностного преобразования входного сигнала npoucxoh дит на 2 -м такте, когда старший (n+!)-й разряд счетчика 7 времени устанавливается в единичное состояние, вызывая ..гем самым после расшифровки его дешифратором 9 установку в единичное состояние второго триггера !2 и прекращение прохождения тактовых импульсов в схему через элемент 4 запрета.

Во время работы преобразователя в первом цикле эа 2 тактов с выходh ной шины 20 может быть считана псевдослучайная бинарная последовательность с вероятностью появления единицы Р(1), пропорциональной преобразуемому входному напряжению. ется.

Ва втором цикле работает только второй счетчик 22, так как информация с выхода второго ЦАП !О и компаратора 15 не используется, поскольку 15 элемент И 17 остается в закрытом состоянии. Однако теперь первый ЦАП 11 участвует в формировании и младших .разрядов цифрового кода, Для этого на старшие разряды

ЦАП 1! через коммутатор 8 поступают значения первой части цифрового кода, накопленного в первом цикле работы преобразователя в разрядах счетчика

Ф

21. Управляющим сигналом на входе 25 коммутатора ва втором цикле преабраэойания является единичный сигнал с выхода старшего разряда третьего счетчика 7. Преобразование заканчивается на ? " — 1 такте от начала, ког- 30 да с третьего выхода дешифратара 9 вырабатывается сигнал съема результата, идущий на блок 23 элементов.

Таким образом, формирование второй части цифрового кода осуществляется за 2" -1 тактов, тем самьж исключается возможность переполнения счетчика 22, а следовательно, и возможность искажения результата преобразования. 40

Устройство осуществляет вероятность преобразования входного аналогового сигнала и позволяет получать выходной результат: в виде 2 и-разрядного двоичного кода на выходных шинах 24; в виде псевдослучайной бинарной последовательности на выходной шине 20.

Погрешность аналого-цифрового преобразования, как и в обычном детер- 5а минированном преобразователе, не превышает единицы младшего значащего разряда

4 11 П вЂ” U циУР g U

on оii где 11. — ближайшее ме«ьшее, дискретное значение ния на вьгхаде ЦАП.

55 чем U» напряже3 1236

Далее, после запрета прохождения тактовых импульсов с элемента 4 в схему получается приостановка работы устройства, которая прекращается после подачи на вход преобразователя сигнала по шине 19, который через элемент ИЛИ 18 сбрасывает второй счетчик 22 и второй триггер 12. Тем самым, процесс генерации псевдослучайных чисел в ГПСЧ 5 и 6 возобновля- >О

608

Погрешность вероятностного преобразования может быть определена путем осреднения всех возможных результатов преобразования, т.е. двоичных кодов X в счетчике 22, по периоду

Вev последовательности псевдослучайных чисел на входах первого ЦАП !1.

Принимая ва внимание, что периоды последовательностей в ГПСЧ 5 и 6 вза имно простые числа, устанавливаем, чта период последовательности 2 и-раз ряднь|х псевдослучайных чисел на входе второго ЦАП M=2 (2 -1), причем в периоДе встречаются по одному разу все возможные двоичные комбинации, составленные из элементов числовых множеств, получаемых на выходах ГПСЧ

5 и 6..Теперь нетрудно найти математ«ческое ожидание двоичного кода Хä,„ пр« некотором значении входного сигнала U„, .

Фа р мул а и з а б р е т е ни я

Вероятностный преобразователь аналог-кад, содержащий элемент запрета, первый цифроаналоговый преобразователь, элемент И, первый триггер, первый и второй счетчики импульсов, блок элементов И, дешифратор, первый компаратор, первый генератор псевдослучайных чисел, коммутатор, первые входы которого объединены с первыми входам« блока элементов И и подключены к выходам первого счетчика, первый вход элемента запрета является шиной тактовых импульсов, а выход соединен с первым входом первого генератора псевдослучайных чисел, выходы которого соединены с вторыми входами коммутатора, выходы которога соединены с первыми входами первого цифроаналогового преабраэавател>1, выход которого соединен с первым входом первого кампаратара, второй вход которого является информационной ш«най, выход элемента И подключен к первому входу первого счетчика, выходы второго счетчика соединены с вторым входами блока элементов И, выходы катарога являются первыми выходными шинами, первый вход первого триггера соединен с первым выходом деш«фратара, второй вход объединен с вторым входом первого светя«ка «MIIvJIbcoB и является первой шиной Пуск, а выход соединен с первым входам элемента И, а т л и1236608

Составитель И. Романова

Техред И.Попович Корректор Т.Колб

Редактор В.Иванова

Заказ 3098/58 Тираж 8)6

ВНИИПИ Государственного комитета ССС1 по делам изобретений и открытий

r13035, Москва, >К-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 ч а ю щ и Й с я тем, что, с целью расширения функциональных возможное.тей и повышения точности, в него введены второй цифроаналоговый пре5 образователь, второй компаратор, второй триггер, третий счетчик, элемент ИЛИ, второй генератор псевдослучайных чисел, первый вход которого объединег» с вторым входом первого ге- гп нератора. -псевдослучайных чисел и является шиной начальной установки, второй вход объединен с первым входом третьего счетчика и соединен с выходом элемента запрета, причем вто- t5 рой вход третьего счетчика импульсов объединен с первым входом элемента

ИЛИ и является первой шиной нПуск, ньгходы соединеггы с входами дешифратора, а выход старшего разряда третьего счетчика подключен к третьему входу коммутатора, второй выход дешифратора подключен к третьему входу блока элементов И, а третий выход соединен с первым входом второго триг гера, второй вход которого объединен с первым входом второго счетчика и соединен с выходом элемента ИЛИ, второй вход которого является второй шиной "Пуск, второй вход второго счетчика импульсов соединен с выходом первого компаратора и является второй выходной шиной, а второй вход элемента И соединен с выходом второго компаратора, первый вход которого является информационной шиной, второй вход соединен с выходом второго цифроаналогового преобразователя, первые входы которого являются общими шинами, а вторые входы объединены с вторыми входаии первого цифроаналогового преобразователя и соединены с выходами второго генератора псевдослучайных чисел, в выход второго триггера соединен с вторым входом элемента запрета.