Устройство для сопряжения источника и приемника информации

 

Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными 3 качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации . Целью изо.брет.ения является повышение быстродействия устройства. Приведена структурная схема устройства и дана временная диаграмма. Устройство содержит три формирователя импульсов, два элемента задержки, выходной регистр, коммутатор, блок памАти, счетчик, дептифратор, два элемента И, регистр адреса, элемент РШИ-НЕ, элемент НЕ, два элемента И-ИЛИ-НЁ, два элемента И-ИЛИ и соответствующие связи. Введение этих элементов позволяет обеспечить более высокое быстродействие устройства по сравнению с известным благодаря исключению затрат времени, необходимого на повторную запись информации, путем устранения возможности совпадения во времени импульсов синхронизации записи информации в блок оперативной памяти ив выходной регистр. 2 ил. § (Л S«r 00 эо 9 :о 00

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (5)) 4 (06 F 13/00

/ ., ОПИСАНИЕ ИЗОБРЕТЕНИЯ " ., ",/

H ASXOiCSOvV ce @ETE CT i

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3817263/24-24 (22) 27,11.84 (46) 15.06.86. Бюл. 1(- 22 (72) А.А. Лоскутов и Г.Е. Кривошеин (53) 681.3(088.8} (56) Авторское свидетельство СССР

В 752321, кл. G 06.F 3/04, 1978.

Авторское свидетельство СССР

Ф 1166125, кл. G 06 . F 3/04, 30. О 1. 84. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации. Целью изобретения является повышение быстродействия устройства.

Приведена структурная схема устройства и дана временная диаграмма. Устройство содержит три формирователя импульсов, два элемента задержки, выходной регистр, коммутатор, блок памяти, счетчик, дешифратор, два элемента И, регистр. адреса, элемент

ИЛИ-НЕ, элемент НЕ, два элемента

И-ИЛИ-НЕ, два элемента И-ИЛИ и соответствующие связи. Введение этих элементов позволяет обеспечить более высокое быстродействие устройства но сравнению с известным благодаря исключению затрат времени, необходимого на повторную запись информации, путем устранения возможности совпадения во времени импульсов синхронизации записи информации в блок оперативной памяти и в выходной регистр.

2 ил.

Ф 1238

Изобретение. относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации.

При организации обмена между источником и приемником информации, работающими на произвольных частотах, возникает проблема исключения возмож- 10 ности искажения информации при одновременном воздействии на устройство сопряжения режимов записи и считывания.

Цель изобретения — повышение бы- 15 стродействия устройства.

На фиг. 1 изображена функциональная схема предлагаемого устройства, на фиг. 2 — временная диаграмма формирования синхроимпульсов для записи 20 информации в блок памяти и в выходной регистр.

Устройство содержит (фиг.1) формирователи l и 2 импульсов, элемент

ИЛИ-НЕ 3, второй элемент И-ИПИ-НЕ 4, первый элемент И-ИЛИ-НЕ 5, элемент

HE 6, элементы 7 и 8 задержки, эле менты И-ИЛИ 9 и 10, счетчик 11, блок l2 памяти, дешифратор 13, регистр 14 адреса, коммутатор 15, формирователь

16 импульсов, элементы И l7 и 18, выходной регистр 19.

На фиг. 1 приняты также следующие обозначения . выход 20 идентификации .записи источника информации; инфбр- 35 мационный выход 2 1 источника информации, тактовый выход 22 считывания приемника информации, адресный выход

23 приемника информации, адресный выход 24 источника информации, информа- 40 ционныМ вход 25 приемника информации.

Устройство работает следующим образом.

При включении питания устанавливаютея в исходное состояние блок 12 .памяти, построенный на основе регистров, и счетчик 1l Информация источника, принимаемая в виде параллельного кода на его информационном выходе 2), записывается в ячейку блока

12 памяти, определяемую кодом адреса записи, выдаваемую на адресном выходе 24 источника информации. Запись . информации происходит по импульсу, поступающему на вход синхронизации записи блока 12 с выхода элемента

И-ИЛИ 10, который вырабатывается на входе формирователя 2 импульсов по

093 2 переднему фронту входного rèíõðoèìпульса записи, поступающего на вход устройства. В зависимости от состояния триггера, собранного на элементах И-ИЛИ-НЕ 4 и 5, синхроимпульс пропускается или непосредственно с выхода формирователя 2 импульсов, или через элемент 8 задержки.

Считывание информации из устройства сопряжения приемником осуществляется последовательным кодом, В качестве примера рассматривают алгоритм считывания шестнадцатираз- рядной информации при восьмиразрядном адресном коде считывания (фиг.2).

Приемник информации выдает на своем выходе двадцать две пачки из двадцати:четырех синхроимпульсов.

Последовательный восьмиразрядный адресный код считывания с выхода 23 записывается в регистр 14 адреса по синхроимпульсам, поступающим на вход сдвига регистра 14 адреса через элемент И 18, который открывается сигналом с выхода дешифратора 13 только на время прохождения первых восьми синхроимпульсов. С выхода регистра 14 адреса принятый код ад- . реса считывания поступает на адресный вход коммутатора 15, который пор; ключает к информационному входу выходного реги тра i9 информацию с выхода соответствующей ячейки блока

12 памяти. Сигнал с выхода дешифратора 13, поступающий на входы формирователей 1 и 16 импульсов, представляет собой дешифрацию состояния счетчика 11 на восьмом такте. По переднему фронту этого сигнала на выходе формирователя 16 импульсов вырабатывается сигнал разрешения параллельной записи,. поступающий на вход

7 режима выходного регистра 19, а на выходе формирователя i импульСов вырабатывается импульс синхронизации параллельной записи. В зависимости от состояния триггера, собранного на элементах И-ИЛИ-НЕ 4 и 5, элемент И-ИЛИ 9 пропускает этот. импульс на вход С2 синхронизации параллельной записи выходного регистра 19 или непосредственно с выхода формирователя 1 импульсов, или через элемент 7 задержки. После осуществления параллельной записи информации в выходной регистр 19 на информационном выходе устройства выставляется информация шестнадцатого разряда. з 1238093. 4

Последовательная выдача информации иэ выходного регистра 19 осуществляется по заднему фронту импульсов считывания, которые поступают на вход С1 синхронизации выходного регистра 19 через элемент И 17. На входе U выбора режима выходного регистра 19 в это время присутствует потенциал, соответствующий режиму сдвига. После окончания 24-синхроимпуль- 1О са считывания счетчик 11 устанавливается в исходное состояние.

Если сигнал записи приходит во время действия сигнала считывания или наоборот, триггер остается в том же состоянии, какое он прннял в момент поступления более раннего сигнала.

В этом случае импульс, вырабатывае-. мый формирователем 1 или 2 импульсов, сигнал на.вход которого поступил рань-. ше, пропускается непосредственно с выхода данного формирователя импульса, а импульс с выхода другого формирователя импульсов пропускается через соответствующий элемент задерж-25 ки. Вследствие этого исключается возможность искажения информации при перезаписи ее из блока 1.2 памяти в выходной регистр 19..

Формула изобретения

Устройство для сопряжения источника и приемника информацин, содержащее первый формирователь импульсов, элемент задержки, выходной регистр, коммутатор и блок памяти, информационный и адресный входы. которого соединены соответственно с информа-. ционным и адресным выходами источника информации, группа информацион40 ных выходов блока памяти подключена к группе информационных входов коммутатора, выход которого соединен с информационным входом выходного регистра, выход которого соединен с ин45 формационным входом приемника информации, выход первого формирователя импульсов соединен с входом первого элемента задержки, о т л и— ч а ю щ е е с я тем,что, с целью по50 вышения быстродействия,в устройство введены счетчик, дешифратор, два элемента И, второй элемент задержки, регистр адреса, элемент ИЛИ-НЕ, элемент НЕ, два элемента И-ИЛИ-HE

55 два элемента И-ИЛИ и два формирователя импульсов, причем выход второro формирователя импульсов соединен с входом второго элемента задержки, выход третьего формирователя импульсов соединен с регулирующим входом выходного регистра, первый и второй входы синхронизации которого соединены соответственно с выходами первого элемента И и первого элемента И-ИЛИ, первый вход первого эпемента И-ИЛИ соединен с выходом первого формирователя импульсов, второй вход первого элемента И-ИЛИ соединен с выходом первого элемента И-ИЛИ-НЕ, с первым и вторым входами второго элемента

И-ИЛИ-НЕ и с первым входом второго элемента H-ИЛИ, выход которого соединен с входом управления записью блока памяти, выходы второго элемента задержки и второго формирователя импульсов соединены соответственно с вторым и третьим входами второго элемента И-ИЛИ, четвертый вход которого соединен с выходом второго элемента И-ИЛИ-НЕ, с первым и вторым входами первого элемента И-ИЛИ-НЕ и с третьим входом первого элемента

;И-ИЛИ, четвертый вход которого соединен с выходом первого элемента задержки, тактовый выход приемника информации подключен к тактовому входу счетчика и к первым входам первого и второго элементов И,выход счетчика подключен к входу дешифратора, первый, второй и третий выходы которого соединены соответственно с входом третьего формирователя импульсов, вторым входом первого элемента И, вторым входом второго элемента И, выход которого соединен с управляющим входом регистра адреса, информацибнный вход которого подключен к адресному выходу приемника информации, выход регистра адреса подключен к адресному входу коммута- тора, первый выход дешифратора подсоединен к входу первого формирователя импульсов и к первому входу элемента

ИЛИ-НЕ, выход которого через элемент

HE соединен с третьими входами первого и второго элементов И-ИЛИ-НЕ, четвертый вход второго элемента И-ИЛИ-НЕ соединен с первым входом элемента

ИЛИ-НЕ, второй вход которого подключен к четвертому входу первого элемента И-ИЛИ-НЕ к входу второго формирователя импульсов и к выходу идентификации записи источника информации, 1238093

Составитель Г. Стернин

Техред Л.Серщокова

Корректор Л. Пилипенко, Редактор С. Лисина

Заказ 3293/50 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, 3-35, Раушская наб., д, 4 /5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,