Аналого-цифровой преобразователь

 

Изобретение относится к импульсной технике и может быть использовано в системах сбора и обработки ийформации и сисФемах автоматического управления и регулирования. Изобретение позволяет повысить быстродействие устройства, что достигается тем, что в аналого-цифровой преобразова- -тель, содержащий преобразователь 1 напряжения в частоту, блок 5 управления , генератор 7 тактовых импульсов , блок 4 формирования временного интервала, счетчик 10 импульсов, введены элементы И 3 и В, D-триггер. 3 з.п. ф-лы, 2 ил. . , с

C0lO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

{5D 4 Н 03 M 1/60

Фиг.1

ГОСУДАРСТ8ЕКНЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ.И ОТКРЫТИЙ (21) 3704574/24-24 (22) 24.02.84 (46) 23.06.86. Бюл. У 23 (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (72) С.В. Клевцов, Ю.П. Фирстов и Н.II. Чистяков (53) 681.325 (088.8) (56) Бахтияров Г.Д. Аналого-цифровые преобразователи. — M.: Советское радио, 1980, с. 278.

Авторское свидетельство СССР

Ф 1132357, кл. Н 03 К 13/20, 1983.

Я0» 1239867 А 1 (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к импульс-. ной технике и может быть использовано в системах сбора и обработки информации и системах автоматического управления и регулирования. Изобретение позволяет повысить быстродействие устройства, что достигается тем, что в аналого-цифровой преобразова° тель, содержащий преобразователь 1 напряжения в частоту, блок 5 управления, генератор 7 тактовых импульсов, блок 4 формирования временного интервала, счетчик 10 импульсов, введены элементы И 3 и 8, D-триггер.

3 з.п. ф-лы, 2 ил.

1 12398

И- обретение относится к импульсной технике и может быть использоваt но в системах сброса и обработки информации различного назначения, сис- . темах автоматического управления и регулирования.

Цель изобретения — повышение быстродействия.

На фиг.1 приведена функциональная схема аналого-цифрового преобразова- !О теля, на фиг.2 — временные диаграммы работы аналого-цифрового преобразователя.

Устройство содержит преобразователь 1 напряжения в частоту, который 15 имеет вход 2, элемент И 3, блок 4 формирования временного интервала, блок 5 управления, который имеет вход 6, генератор 7 тактовых импульсов, элемент И 8, D-триггер 9,счет- 20 чик 10 импульсов, шину 11 логической единицы.

Блок 4 выполнен на элементе И 12, счетчике 13 импульсов, шины 1 4 выходного коца, преобразователь 1 выпал- 25 нен на операционном усилителе 15, конденсаторе 16, ключе 17, компараторе 18, D-триггере 19, ключе 20, резисторе 21, источнике 22 разрядного тока, шине 23 источника положи- 30 тельной полярности. Блок 5 выполнен

67 3 на RS-триггере 24, трех D-триггерах (втором 25, третьем 26 и первом

27), элементе И 28, дифференцирующем блоке 29, шине 30 логической единицы.

На фиг.2 обозначено: с> — сигнал запуска.; — сигнал на выходе RSтриггера 24; 6 - тактовые импульсы, — сигналы на выходах блока 5, сигнал на первом выходе блока 4;

3 ° "> . — сигналы на инверсном выходе преобразователя 1 соответственно для 4,3,5,6 .и 7 импульсов", м,н,a— сигналы на выходах с второго по М-ый. блока 4; > — сигнал на выходе элемента 8; Р- сигнал на выходе D-триггера 9, — сигнал окончания преобразования.

Аналого-цифровой преобразователь работает .следующим образом.

В устройстве использован преобразователь 1 с депьта-сигма модуляцией и предварительной установкой. При определенной величине входного сигнала U „ положение каждого импульса на выходе преобразователя 1 относительно последовательности тактовых импульсов описывается следующим соотношением:

М+1

entIi

2 рR

2"" и

1 ек где е

Ч19>*9> 119

m — номер тактового импульса, одновременно с которым появляется импульс на выходе преобразователя 1, U „ - напряжение на входе 2 устройства", Х, — значение разрядного тока генератора 22, R — - сопротивление резистора 21, i — номер импульса преобразователя 1, положение которого определяется

Из этого -"оотношения следует, что в том случае, если входной сигнал

П,„ такой, что число импульсов на выходе преобразователя 1 за интерн+ч

«ал Т „2 четное, то в интерва> „(a.) лах T„T„ /2 (фиг. 2) оказываются две совершенно одинаковые импульсные послецовательности. Вследствие этого отпадает необходимость в сче+ 11 + 1, где I К/П

1 те всех импульсов в течение промежутка времени Т,, а достаточно осу(> )

40 ществить счет в интервале Т /2, а ар затем произвести умножение полученного кода на два.

В том случае, если входной сигнал 0 „ такой, что число импульсов

Я+1 ,за интервал T,„ = 2 нечетное, то в интервале Т„, /2 оказывается на один импупьс меньше, чем в интер>>) вале Т„ /2, что дает возможность получить правильный результат путем счета числа импульсов в интервале н1

Т„ /2„ умножения результата на 2 и добавления единицы в младший разряд выходного кода устройства. Необходимость добавления единицы в младший разряд выходного кода устройства выясняется анализом импульсов последовательности на выходе преобразователя 1: если число импульсов в интер.

3 2»39

IV " вале 2 . четное, то импульс совпадает с последним периодом следования тактовых импульсов в интервале (e}

Т 72» а если нечетное, то импульс

Пр преобразователя 1 не совпадает с

5 аналогичным периодом тактовых импульсов, т.е. наличие или отсутствие импульса на выходе преобразователя 1 (1 } в конце интервала,Т /2 является условием для определения четности или нечетности выходного .кода устройства, т.е. добавлять или не добавлять единицу в младший разряд кода устройства.

Процесс преобразования заключается в счете числа импульсов, поступающих от.преобразователя 1 на счетчик

10 через элемент 3 эа промежуток времени T„, = 2 <, где N — число разрядов выходного кода устройства, — длительность периода тактовых импульсов. Выходной код счетчика 10 обра. зует N-1 разряд выходного кода устt4. ройства. Кроме того, в течение 2 -го периода тактовых импульсов осуществляется проверка наличия или отсутствия импульса с выхода преобразователя 1. его наличие говорит о том, что число импульсов в интервале счета

»} 1

2 четное, и для получения пра- 30 вильного результата преобразования число, записанное в счетчике 10, необходимо удвоить без добавления единицы, что обеспечивается сохранением нулевого состояния D-триггера 9.При отсутствии импульса в указанный мо-. . I мент времени,что означает,что число импульсов в интервале преобразования

И 1

2 нечетное,для получения правильного результата преобразования число,40 записанное в счетчике 10, также удваивается, а затем добавляется единица в младший разряд (триггер: 9).

Условие добавления единицы в младший разряд кода образуется в резуль- 45 тате сравнения уровней на N-1-м выходе блока 4 и преобразователя 1.

Удвоение результата производится при помощи сдвига вправо на 1 разряд. При этом сама операция сдвига отсутствует, но первый разряд счетчика 10 .считывается как второй разряд кода, второй — как третий и т.д.

При подаче сигнала запуска 55 (фиг.24) на вход 6 блока 5 по нулевому тактовому импульсу (фиг.26) от генератора 7 на первом управляющем

867 4 выходе блока 5 появляется сигнал логической единицы (фиг.2 ) и в течение периода тактовых импульсов осуществляется установка преобразователя 1 в исходное состояние, а на втором управляющем выходе блока 5 . появляется сигнал логического нуля (фиг.2z), что вызывает .сброс счетчика 10, блока 4 и триггера 9. По первому тактовому импульсу (фиг.26) на втором выходе блока 5 устанавливается логическая единица, а на первом выходе блока 4 появляется также логическая единица, которая открывает элемент 3, через который импульсы с прямого выхода преобразователя 1 начинают поступать на тактовый вход счетчика 9.

Временные диаграммы (фиг.2) приведены для следующих значений параметров. Полное время преобразовани : Т„= 167. (фиг. 2 ь)» тогда максимальное число импульсов на выходе преобразователя 1 составляет семь.

На фиг.2, З,,к, приведены временные диаграммы на инверсном выходе преобразователя 1 соответственно для

4,5,6,3,7 импульсов, сплошной линией — для предлагаемого устройства, пунктиром — для известного устройства.

Пусть напряжение Б на входе 2 ех таково, что на выходе преобразователя 1 должно появиться три импульса (фиг.2 ). За промежуток времени

87. осуществляется счет одного импульса, а далее алгоритм работы устройства таков, что при поступлении восьмого (2 -ro) тактового импульса на кажцом выходе из группы выходов с второго по четвертый (N-й) блока 4 (фиг.2»},н,о- ) появляется логическая единица, и при наличии в этот момент на инверсном выходе преобразователя

1 логической единицы, на выходе элемента И 8 также появляется уровень единицы, который вызывает появление логической единицы на выходе триггера 9 .и соответственно в младшем разряде выходного кода. Таким образом выходной код будет 011, что соответствует трем импульсам.

Аналогичные операции производятся . для числа импульсов 5 (фиг.2и) и

7 (фиг.2л). Для чисел 4 и 6 осуществляется только счет числа импульсов за промежуток 8, а состояние тактируемого триггера 9 не изменяется, так как на выходе преоб1239867 разователя 1 в интервале (Bi-9 ) присутствует уровень логического нуля.

Преобразователь работает следую5 щим образом.

Поступление сигнала логического нуля с второго выхода блока на

R-вход триггера 19 вызывает появление логической единицы на его прямом выходе. Одновременно с первого выхода блока 5 (Q-выход D-.òðèããåðà

27) поступает логический нуль, осуществляющий размыкание ключа 17.

Интегратор на операционном усилителе 15, конденсаторе 16, резисторе

21 начинает интегрировать разность разрядного Х и входного Х „ токов преобразователя 1 в течение одного периода следования тактовых импульсо;>. При этом напряжение на выходе усилителя 15 становится равным

D = (l,-l, );/Ñ где т, =.Ц, /R, где R - сопротивление резистора 21.

При поступлении первого тактового импульса от генератора 7 на прямом выходе триггера 19 устанавливается логический нуль, разрядньй ключ 20 размыкается, генератор 22 тока отклю. чается от выхода усилителя 15, и напряжение на его выходе начинает уменьшаться. При достижении этим напряжением уровня 0 В на выходе компаратора 18 появляется логическая единица, и при поступлении на С-вход З5 тактового импульса записывается в

D-триггер 19, замыкается разрядный ключ 20 и начинается вновь интегрирование разности токов (I †.Х ).По следуюшему тактовому импульсу сос- 4О тоянне D-триггера 19 изменяется на логический нуль, и тем самым на выходе преобразователя 1 формируется импульс длительностью .. Далее проце"c повторяется. Входное напряже- 45 ние оказывается пропорциональным средней частоте следования импульсов на выходе преобразователя.

Блок 5 управления осуществляет по первому выходу формирование сигнала размыкания ключа 17 на время

Т . +, где Т вЂ” время преобразования АЦП, а по второму выходу— формирование сигналов сброса счетчиков 10 и 13 и D-триггера 9.

Сигнал запуска поступает Hà S-вход

RS-триггера 24. При этом на его прямом выходе появится логическая единица, которая подготавливает срабать|вание первого D-триггера 27 и вызывает установку третьего и второго D-триггеров 25 и 26 в состояние логической единицы, что открывает элемент 28 для тактовых импульсов с генератора 7. Поступление "нулевого" тактового импульса (фиг.28) вызывает переброс третьего D-триггера 25 в состояние Q = 1, Я = О, а на инверсном выходе первого D-триггера 27 устанавливается логический нуль. Первый тактовый импульс вызывает обратный переброс третьего

D-триггера 25, и на его инверсном выходе появляется сигнал логической единицы (фиг.2z), т.е. сформирован сигнал сброса, Это, в свою очередь, вызывает переброс второго Р-триггера

26 по инверсному выходу в состояние логического нуля, элемент И 28 закрывается и не пропускает более тактовых импульсов. При поступлении сигнала с выхода переполнения счетчика 13

RS-триггер 24 и первый D-триггер 27 перебрасываются, при этом на инверсном выходе последнего появляется логическая единица (сформирован сигнал замыкания ключа 17),. такой же уровень возникает на прямых выходах третьего и второго D-триггеров 25 и 26. При поступлении нового импульса запуска процесс повторяется. Таким образом,,предлагаемый аналого-цифровой преобразователь позволяет точно определить результат преобразования на основании счета импульсов от преобразователя напряжения в частоту на половине интервала счета известного устройства, т.е. обеспечивается увеличение быстродействия в 2 раза.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий преобразователь напряжения в частоту, первый вход которого является входной шиной, второй вход объединен с первыми входами блока управления и блока формирования временного интервала и соединен с выходом генератора тактовых импульсов, третий вход соединен с первым выходом блока управления, четвертый вход объединен с входом сброса счетчика импульсов, вторым входом блока формирования временных интер1239867 8 валов и соединен с вторым выходом блока управления, второй вход которого является шиной "Пуск", а третий вход соединен с первым выходом блока формирования временных интервалов, отличающийся тем, что, с целью повышения быстродействия, в него введены первый и второй элементы И и D-триггер, D-вход которого является шиной логической единицы, R-вход объединен с R-входом сброса счетчика импульсов, а С-вход соединен с выходом первого элемента И, первые входы которого соединены с вторыми выходами блока формирования временного интервала, второй вход соединен с первым выходом преобразователя напряжения в частоту, второй вход которого соединен с первым входом второго элемента И, второй вход которого объединен с третьим входом блока управления, а выход соединен со счетным входом счетчика импульсов, выходы которого и прямой выход, D-триггера являются выходными шинами.

2. Преобразователь по п.1, о тл и ч а ю шийся тем, что преобразователь напряжения в частоту выполнен на резисторе, источнике разрядного тока, двух ключах, конденсаторе, операционном усилителе,компараторе, D-триггере, инверсный выход которого является первым выходом преобразователя напряжения в частоту, прямой выход соединен с первым входом первого ключа и является вторым выходом преобразователя напряжения в частоту, второй вход первого ключа через источник разрядного тока соединен с шиной источника питания отрицательной полярности, а выход— с первыми входами операционного усилителя, второго ключа, первой обкладкой конденсатора и первым выводом резистора, второй вывод которого. является первым входом преобразователя напряжения в частоту, выходы операционного усилителя и второго ключа объединены и соединены с второй обкладкой конденсатора и первым входом компаратора, вторые входы компаратора и операционного усилителя объединены и являются общей шиной, выход Компаратора соединен с D-вхо25

30 первым выходом блока управления, D-вход объединен с R-входами второго и третьего. D-триггеров и соединен с прямым выходом RS-триггера, 35 а вход первого D — триггера соединен с. прямым выходом третьего D-триггера, R-вход первого D-триггера объединен с R-входом RS-триггера и соединен с выходом дифференцирующего блока, второй выход которого является общей шиной, а вход — третьим входом блока управления, вторым входом которого является S-вход RS-триггера, первым входом блока управления является первый вход элемента И, второй вход которого соединен с инверсным выходом второго D-триггера, а выход элемента И соединен с С-входом третьего D-триггера, D-вход ко50 торого объединен с С-входом второго

D-триггера, соединен с инверсный выходом третьего D-триггера и является вторым выходом блока управления, D-вход второго D-триггера является шиной логической единицы.

20 дом D-триггера, С- и R-входы которого являются соответственно вторым и четвертым входами преобразователя напряжения в частоту, третий вход которого является вторым входом второго ключа.

3. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок формирования временного интервала выполнен на элементе И и счетчике импульсов, выходы которого являются вторыми выходами блока формирова-. ния временного интервала, выход переполнения счетчика импульсов соединен с первым входом элемента И и является первым выходом блока формирования временного интервала, второй вход элемента И является первым входом блока формирования временного интервала, вторым входом которого является вход сброса счетчика импульсов, счетный вход которого соединен с выходом элемента И.

4. Преобразователь по п.1, о тл и ч а ю шийся тем, что блок управления выполнен на дифференцирующем блоке, элементе И, трех

D-триггерах, RS-триггере, инверсный выход первого D-триггера является < 239867 „,: Счет ьмпу ьсод ф Ь, ф 4р/Я ь

0

М Ьа ли3 sfQauvvsr Mw о псутст3мж трюса с дн /

Составитель A. Титов

Текред Л.Олейник Корректор В. Бутяга

Редактор А, Сабо

Заказ 3409/57 Тираж 816 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4