Устройство для подсчета числа нулей в двоичном коде

 

Изобретение относится к вычислительной технике, автоматике, телемеханике и может быть использовано для обработки двоичных кодов сигналов и является усовершенствованием известного устройства по ав.св, № 1019440. Целью изобретения является расширение .области применения устройства путем реализации операции выбора кода числа, содержащего наибольшее количество нулей в массиве т-разрядных кодов. Для достижения поставленной цепи в устройство дополнительно введены узел задержки, элемент И, элемент ИЛИ, группа узлов сравнения, две группы элементов И и две группы триггеров. 2 з.п. ф-лы, 3 ил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А2 (я) 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1019440 (21) 3706138/24-24 (22) 29.02.84 (46) 30.06.86. Вюл. № 24 (72) С.А. Сахаров и С.P. Тихановский (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР № 1019440, кл. G 06 F 7/50, 1981. (54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА

НУЛЕЙ В ДВОИЧНОМ КОДЕ (57) Изобретение относится к вычислительной технике, автоматике, телемеханике и может быть использовано для обработки двоичных кодов. сигна„,,SU 12412 2 лов и является усовершенствованием известного устройства по ав.св °

¹ 1019440. Целью изобретения является расширение. области применения устройства путем реализации операции выбора кода. числа, содержащего наибольшее количество нулей в массиве

m-разрядных кодов. Для достижения поставленной цепи в устройство дополнительно введены узел задержки, элемент И, элемент ИЛИ, группа узлов сравнения, две группы элементов И и две группы триггеров. 2 з.п. ф-лы, 3 ил.

1241232

Изобретение относится к вычислительной технике, автоматике и телемеханике, может быть использовано для обработки двоичных кодов сигналов и является усовершенствованием известного устройства по авт.св.

)"- 1019440.

Цель изобретения - расширение области применения устройства путем реализации операции выбора кода чис- !0 ла, содержащего наибольшее количество нулей в массиве m-разрядных кодов.

На фиг. 1 представлена структурная схема устройства для подсчета числа нулей в двоичном коде; на !5 фиг. 2 — функциональная схема узла сравнения; на фиг. 3 — функциональная схема узла задержки.

Устройство для подсчета числа нулей в двоичном коде содержит груп- 20 пу триггеров 1, группы элементов

И 2 и 3, элементы И 4 и 5, группу элементов ИЛИ 6, элемент 7 задержки,. счетчик 8, триггер 9, группы элементов И 10 и 11, элемент ИЛИ 12, группу узлов 13 сравнения, узел 14 задержки, группы триггеров 15 и 16, элемент И )7, числовой вход 18 и

П тактовый вход 19.

Каждый узел сравнения группы име- 30 ет входы 20-24, а также выход 25.

Узел )4 задержки содержит входы 26 и 27, а также выход 28.

Каждый узел сравнения состоит из элементов И 29 — 31, элемента И-НЕ 32 35 и триггера 33.

Узел задержки выполнен в виде э.пемента И 34, элемента 35 задержки и триггера 36.

Устройство для подсчета числа ну- 40 лей в двоичном коде работает следующим образом.

В исходном состоянии триггеры 1

15 и 16 групп, а также триггер 9 и счетчик 8 находятся в нулевом состоянии. Допустим, что нужно найти число, содержащее максимальное количество нулей в массиве N m- разрядных слов.

Двоичный код первого числа, поступает с входа 18 через группу элементов 50

ИЛИ 6 на вход группы триггеров 1, устанавливает их в соответствующих разрядах в "1". После этого тактовые импульсы поступают на вход 19 и далее на входы элементов И 2 и 3 групп, осу-55 ществляя последовательное дополнение записанного в триггерах 1 группы кода до единичного. Эти же импульсы через элемент 7 задержки и элемент И 4 про-. ходят на вход счетчика 8. В момент, когда в триггерах ) группы сформируется единичный код, все элементы

И 3 открыты и тактовый сигнал, поступая на единичный вход триггера 9, устанавливает его в единичное состояние. Это приводит к прекращению подачи импульсов на вход счетчика 8.

Одновременно открывается элемент И 17 для прохода тактовых импульсов на узел 14 задержки и осуществляется перезапись содержимого счетчика 8 в триггеры 15 или 16 групп в соответствии с тем, какой элемент И (10 или 11) групп открыт. После этого по установочному входу триггеры 1 группы, триггер 9 и счетчик 8 переходят в.нулевое состояние. Таким образом, устройство для подсчета числа нулей готово для приема второго1

m-разрядного слова из массива и т.д.

Рассмотрим процесс сравнивания двух кодов чисел в устройстве. В первоначальный момент группа элементов И 31 закрыта по входам 22. В результате этого триггеры 33 группы находятся также в нулевом состоянии.

На выходе элементов И-НЕ 32 — высокие потенциалы, так как на первый вход каждого элемента И-НЕ 32 с входа 20 поступает низкий потенциал с прямого выхода триггера 15 группы, а на второй вход элемента И-НЕ 32 с входа 23 поступает высокий уровень потенциала с инверсного выхода триггера 16 группы. При появлении тактового импульса на входе узла сравнения первого разряда он поступает на первый. вход элемента И 30, а также на первый вход элемента И 29 первого разряда. Элемент И 30 закрыт, так как на второй его вход подан низкий уровень потенциала с прямого выхода триггера 33. Поэтому тактовый импульс, пройдя через элемент

И 29 первого разряда, открытый высоким уровнем потенциала с инверсного выхода триггера 33, поступает во втором разряде на вход элемента И 30, а также на первый вход элемента И 29.

Аналогично тактовый импульс поступает на вход узла 13 сравнения третьего разряда и т.д. Для последнего

m-го разряда тактовый импульс поступает на m-й вхоц (m+))-входового элемента И 29,. закрытого низким уровнем потенциапа с прямого выхода триггера 33.

3 !)4!

Одновременно тактовый импульс поступает на вход 26 узла 24 задержки, устанавливает в нулевое состояние триггер 36 и проходит на вход элемента 34 задержки. По истечении времени задержки

Т = (m+1)t

3 где t — время задержки электрическа- <0 4

ro импульса в элементах

И/ИЛИ, импульс, пройдя через открытый высоким уровнем потенциала с инверсного выхода триггера 36 элемент И 34, пос- 15 тупает на выход 28 узла 14 задержки.

Тем самым элементы И 11 группы подготовлены к приему информации со счетчика 8. Таким образом, следующее слово, записанное в счетчике 8, пос- 2о тупает в триггеры 16 на место предыдущего.

Допустим, что это слово имеет единицу во втором разряде, т.е. слово, записанное в триггерах 16, боль- 25 ше слова, хранящегося в триггерах

15. В этом случае сравнение первых разрядов производится аналогично рассмотренному. В узле 13 сравнения второго разряда открыт элемент И 31 подачей на его входы. высоких уровней потенциала с инверсного выхода триггера 15 и с прямого выхода триггера 16. Триггер 33 установлен в единичное состояние. Тактовый импульс с выхода элемента И 29 узла 13 сравнения первого разряда проходит через элемент И 29, так как на остальные его входы поданы высокие уровни потенциала с выхода триггера

33 и с выхода элемента И-НЕ 32 узла сравнения первого разряда. Пройдя через элемент ИЛИ 12, тактовый импульс по входу 27 узла 4 задержки устанавливает триггер 35 в единичное .состояние. Одновременно тактовый импульс переписывает информацию с выхода счетчика 8 через элементы И

10 группы в триггеры 15 группы. Таким образом, в результате сравнения двух кодов чисел на триггерах .16 остается большее число.

В результате функционирования предлагаемого устройства на триггерах

15 (16) второй (третьей) группы хранится число, соответствующее наибольшему количеству нулей числа в массиве N m-разрядных слов.

232 4 формула изобретения

1. Устройство для подсчета числа нулей в двоичном коде по авт.св.

N - 1019440, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем реализации операции выбора кода числа, содержащего наибольшее количество нулей в массиве m — разрядных кодов, оно дополнительно содержит узел задержки, третий элемент И, элемент

ИЛИ, группы узлов, сравнений, третью и четвертую группы элементов И, вторую и третью группы триггеров, причем выходы элементов И третьего и четвертой групп соединены с единичными выходами соответствующих триггеров соответственно второй и третьей групп, первые входы элементов

И третьей группы соединены с выходом эл мента ИЛИ, первые входы элементов

И четвертой группы соединены с выходом узла задержки, вторые входы элементов И третьей и четвертой групп соединены с выходами соответствующих разрядов счетчика, третьи входы эле.ментов И третьей и четвертой групп соединены с выходом первого элемента И и с первым входом элемента И, второй вход которого соединен с тактовой шиной устройства, а вход подключен к первому входу узла задержки и к первому управляющему входу первого узла сравнения группы, второй вход узла задержки соединен с выходом элемента «!. !И, входы которого соединены с выходами меньшего значения соответствующих узлов сравнения группы, выход меньшенго или равного значения каждого i-ro узла сравнения группы, где i=1 (m-I) соединен с первым управляющим входом (i+1)-ro узла сравнения группы, управляющие входы с второго по )-й, где 12,..., m, каждого I -ro узла сравнения груцпы соединены с выходами большего значения узлов сравнения с первого по (j — 1) — и группы, информационные входы первого узла сравнения группы соединены соответственно с прямыми выходами первых триггеров второй и третьей групп, информационные входы остальных узлов сравнения группы соединены соответственно с прямыми и инверсными выходами соответствующих триггеров второй группы и с прямыми и инверсными выходами соответствующих триггеров третьей группы.

1241232

15

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый узел сравнения содержит три элемента И, элемент И-НЕ и триггер, причем первый вход первого элемента И соединен с прямым выходом триггера, а остальные входы соединены с соответствующими управляющими входами узла, выход первого элемента И соединен с выходом меньшего значения узла, первый вход второго элемента

И подключен к инверсному выходу триггера, а второй вход .-. к первому управляющему входу узла, выход второго элемента И подключен.к выходу меньшего или равного значения узла, единичный вход триггера соединен с выходом третьего элемента И, входы которого соединены с вторым и третьим входами узла, первый и четвертый входы которого подключены к входам элемента И-.EIF., выход которого соединен с выходом большего значения узла.

3. Устройство по и.1, о т л и— ч а ю щ е е с я тем, что узел задержки содержит триггер, элемент И и элемент задержки, причем первый вход узла задержки соединен с входом элемента задержки и с нулевым входом триггера, единичный вход которо-" го соединен с вторым входом узла задержки, а инверсный выход подключен к первому входу элемента И, второй вход которого соединен с выходом элемента задержки, выход элемента И подключен к выходу узла задержки.

1241232

Составитель А. Степанов

Техред О.Гортвай

Корректор Л. Пилипенко

Редактор А. Orap

Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 3490/44

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Устройство для подсчета числа нулей в двоичном коде Устройство для подсчета числа нулей в двоичном коде Устройство для подсчета числа нулей в двоичном коде Устройство для подсчета числа нулей в двоичном коде Устройство для подсчета числа нулей в двоичном коде 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано в устройствах обработки цифровой информации повышенной надежности

Изобретение относится к вычислительной технике и может быть использовано при построении интегральных схем обработки цифровой информации при многоуроневом представлении информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при разработке надежных суммирующих узлов обработки цифровой информации

Изобретение относится к области вычислительной техники, а точнее к устройствам для сложении нескольких чисел, представленных как в двоичной , так и в двоично-десятичной системе счисления, и может использоваться в устройствах обработки информации

Изобретение относится к области вычислительной техники и может быть использовано в цифровых системах управления

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих устройств обработки цифровой информации

Изобретение относится к вычислительной технике

Изобретение относится к области вычислительной техники и может быть использовано для построения многооперандных быстродействуюпщх арифметических устройств, в частности , при построении многовходовых сумматоров для реализации схем умножения и т.п

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных сумматоров на МДП-транзисторах в качестве схемы ускоренного переноса

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх