Многоканальный формирователь одиночных импульсов

 

Изобретение может быть использовано в автоматике, вычислительной технике, контрольно-испытательных системах. Цель изобретения - повышение быстродействия и расширение функциолальных возможностей устройства . Формирователь содержит генератор 4 импульсов стабильной частоты, делитель 8 частоты, синхронизаторы 12 и 13, формирователь 14 импульсов и D-триггер 21. Введение в устройство буферных регистров 1 кода программы, регистров 3 кода-программы, парафазтного блока 5 захвата команды, блока 7 фазировки частоты, блока 9 синхронизации , состоящего из N канальных синхронизаторов 10. 1-10.N и 11.1-11.N, блока 16 формирования готовности, блока 18 формирования длительности цикла, элемента ЩИ 22, элемента И 23 и D-триггера 24 формирования заднего фронта обеспечивает программируемое изменение временных параметров импульсов, формируемых в каждом канале . 9 ил .. с С/) to li оо ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 11 03 К 5/153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

СЛ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3840459/24 — 21 (22) 04.01.85 (46) 07.07.86, Бюл. И- 25 (72) Н;В.Дерябин и В.Н.Карякин (53) 621,374.3 (088,8) (56) Авторское свидетельство СССР

Ф 938414, кл. H 03 К 3/84, 1980 °

Авторское свидетельство СССР

Ф 694979, кл. Н 03 К 5/153, 1976.

Примечание: изменения в формуле изобретения носят редакционный характер. (54) МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ

ОДИНОЧНЫХ ИМПУЛЬСОВ (57) Изобретение может быть исполь— зовано в автоматике, вычислительной технике, контрольно — испытательных системах, Цель из обретения — повышение быстродействия и расширение

„„90„„1243115 А1 функциональных возможностей устройства. Формирователь содержит гене-. ратор 4 импульсов стабильной частоты, делитель 8 частоты, синхронизаторы 12 и 13, формирователь 14 импульсов и

D-триггер 21 ° Введение в устройство буферных регистров 1 кода программы, регистров 3 кода. программы, парафаэ..ного блока 5 захвата команды, блока 7 фазировки частоты, блока 9 синхронизации, состоящего из N канальных синхронизаторов 10. 1 — 10.N и 11. 1 — 11.N, блока 16 формирования готовности, блока 18 формирования длительности цикла, элемента ИЛИ 22, элемента И 23 и D-триггера 24 формирования заднего фронта обеспечивает программируемое изменение временных параметров импульсов, формируемых в каждом канале, 9 ил.

Изобретение относится к импульс,ной технике и может использоваться в автоматике, вычислительной технике, контрольно-испытательных системах.

Цель изобретения — повьппение быстродействия и расширение функциональных воэможностей за счет обеспечения программируемого изменения временных параметров формируемых импульсов в каждом канале, 1l0

На фиг. 1 приведена структурная схема многоканального формирователя одиночных импульсов; на фиг.2-6— соответственно структурные схемы парафазного блока захвата команды,блока фазировки частоты, канального синхронизатора, канального формирователя импульсов, блока формирования готовности; на фиг.7-9 — эпюры напря жений, поясняющие работу формирова- 21 теля.

Формирователь содержит буферные регистры 1 кода программы,:входы которых подключены к информационным шинам 2, регистры 3 кода программы, 25 генератор 4 импульсов стабильной час, тоты, парафазный блок 5 захвата команды, вход которого подключен к входной шине 6 управления, блок 7 фазировки частоты, делитель 8 частоты, блок 9 синхронизации, состоящий из Я канальных синхронизаторов

10.1-!О.Й и 9 канальных синхронизаторов 11.1-11.111, синхронизаторы 12 и 13, формирователь 14 импульсов, 35 состоящий из и канальных формирователей 15.1-15.$ им ульСов, блок 16 формирования готовности, выход которого подключен к выходной шине 17 управления, блок 18 формирования длительности цикла, Я выходных ка4О нальных формирователей 19.1-19. М, выходы которых соединены с канальными шинами 20.1-20 И. Каждый выходной канальный формирователь 19 состоит из выходного триггера 21 (типа D), элемента ИЛИ 22, элемента

И 23, триггера 24 формирования зад него фронта (типа D).

Парафазный блок 5 (фиг.2) захвата команды содержит элемент И 25, элементы ИЛИ 26-28, триггеры 29 и 30 захвата.

Блок 7 (фиг.З) фазировки частоты содержит триггер 31 фазы, элементы

И. 32 и ЗЗ, элемент ИЛИ 34, инверторы 35 и 36, Канальный синхронизатор (фиг.4) содержит инвертор 37, элементы И 38

115 2 и 39,, элемент ИЛИ 40, причем состав всех канальнбп синхронизаторов 10.1i0,М, f1,f-1f.й, а также синхронизаторов 12 и 13 идентичен.

Канальный формирователь импульсов (фиг,5) содержит узлы 41 и 42 сравнения, причем состав всех канальных формирователей 15. 1 — 15. импульсов одинаков.

Блor 16 формирования готовности (фиг.6) содержит узел 43 сравнения, триггер 44 (типа D) и идентичен по составу блоку fB формирования длительности цикла, Формирователь работает следующим образом.

Рассмотрим сначала подготовку к Работе и взаимодействие с внешним

Устройством, не входящим в состав изобретения и Управляющим Работой формирователя, которая характеризуется двумя основными фазами.

В первой фазе происходит рабочий цикл-процесс формирования одиночных импул 6. ов на шинах 20. 1-20. N.Âõoæäåíèå в рабочий цикл осуществляется по команде„ поступающей на шину 6, Рабочему циклу соответствует низкий уровень потенциала на выходе блока 18. Во второй фазе ожидание — исходное состояние, в которое приходит формирователь после окончания рабочего цикла и в котором находится до поступления очередной команды. Ожиданию соответствует низкий уровень потенциала (логический "0") на выходах триггеров 29 и 30, а .также на прямых выходах триггеров 21 всех выходных канальных формирователей (19.1-19,Й)„ При этом на выходах триггеров 44 блоков 16 и 18 и соот-ветственно на шине .17 присутствует потенциал высокого уровня (логическая "1"). Логическая "1" с выхода триггера 44 блока 18 поступает на установочный вход делителя 8 частоты и приводит его в состояние, соответствующее логическому 0" на его выхоцах,кроме того, логическая "1" воздействует на вход инвертора 36, с выхода ксторого логический "0,. попадая на первые входы элементов И 32 и 33„ блокирует прохождение через них импульсных последовательностей, поступающР(х на вторые входы этих элементов И с прямого и инверсного выходов генератора 4 соответственно.

Таким образом, импульсной последова1243115 4 тельности, т,е. тактовой частоты, нет на счетном входе делителя 8 частоты и на тактовых входах блока 9 синхронизации — первых входах элементов И 38 и первых входах элемен тов И 39, а также на первых входах элементов 26 и 27 блока 5,.

Логическая "1" с выхода триггера 44 также поступает на первый вход элемента И 25 и создает условия для прохождения через него команды, когда она поступит на второй вход элемента И 25 с шины 6, Наличию коман,ды соответствует потенциал высокого уровня, В течение рабочего цикла в регистрах 3 хранится код программы, который задает на время данного рабочего цикла значения изменяемых параметров формирователя, которые определяют: 20

1. Комбинацию тех каналов из общего числа N которые должны сформировать одиночные импульсы в данном рабочем цикле. Этот параметр задается кодом на выходах регистров 3, 25 программирующих выбор каналов.

2. Фронты (передний или задний) импульсов тактовой частоты, которыми определяются моменты переключетриггеров 21, формирующих импульсы на выходе каждого из каналов. Этот параметр задается Ко дом на выходах регистров 3, программирующих фазу частоты синхронизации.

3. Положение передних фронтов импульсов на выходе каждого из каналов относительно момента начала рабочего цикла и в пределах данного рабочего цикла, Этот параметр задается кодом на выходах регистров 3, программирующих положение передних фронтов.

4. Положение задних фронтов импульсов на выходе каждого из каналовотносительно момента начала рабочего цикла. Этот параметр задается кодом 45 на.выходах регистров 3, программирующих положение задних фронтов, Причем программирование наложения заднего фронта допускает возможность формирования импульсов, длительность. которых охватывает несколько рабочих циклов.

5. Момент появления сигнала "Готовность" (логическая "1") на шине 17 относительно начала рабочего цикла, Сигнал "Готовность" разрешает внешнему устройству выдачу очередной команды и информирует его об окончании процессов, которые инициируются импульсами с выходов формирователя.

Этот параметр задается кодом на выходах программирующих момент выдачи готовности. Пропадание сигнала "I о-. товность" (логический "0") свидетельствует о там, что команда принята формирователем.

6. Длительность рабочего цикла, момент окончания которого свидетельствует о готовности формирователя к приему очередной команды. Этот параметр задается выходом регистров 3, программирующим длительность цикла.

Временные диаграммы сигналов, обеспечивающих взаимодействие формирователя с внешним устройством в асинхронном режиме приведены на фиг.5 (a,á,g g ) ..

Интервалы времени, в течение которых может производится подготовка формирователя к очередному рабочему

Ъ циклу, показаны на фиг.5 o . Подготовка заключается в полной или частичной смене кода программы в регистрах 1. Инициатором и исполнителем такой смены выступает внешнее устройство, Рассмотр- м теперь работу формирователя в целом. В произвольный момент времени, относительно периода частоты генератора 4 на шину 6 и далее на второй вход элемента И 25 поступает команда (логическая "1").

При этом логическая "1" с выхода элемента И 25 приходит на записывающий вход 3 и производит перезапись

В кода программы из регистров 1 в регистры 3, кроме того, логическая "1" поступает на информационные входы триггеров 29 и 30 блока 5, На синхровходы этих триггеров с прямого и инверсного выходов генератора 4 поступают импульсные последовательности в виде двух меандров, сдвинутых по фазе один относительно другого на 180 . Допустим, что совпадение во времени логической "1 на информационном входе и переднего фронта. импульса на синхровходе раньше произойдет в триггере 29, что вызовет его переключение и логичесtf 11 кая с е го выхода через элемент

ИЛИ 27 попадет на установочный вход триггера 30 и запретит его переключение. Кроме того, логическая "1" поступит на первый вход триггера 31 и установит на его прямом выходе логическую "1". В том случае, если раньше создадутся условия для переS

1243115 ключенкя на входах триггера 30, та логическая "1" с его выхода запретит переключение триггера 29 и установит логическую "1" на инверсном выходе триггера 31. Таким образом происходит захват команды и запоминание фазы частоты в момент захвата.

Логическая "1" с выхода одного из триггеров 29 и 30 через элемент

ИЛИ 28 поступит на установочный вход триггера 44 блока 16 и аналогичный триггер блока 18 и вызовет изменение уровня сигналов на их выходах, что соответствует снятию сигнала "Готовность" с шины 17 и началу рабочего цикла формирователя. С появлением логического "0" на выходе блока 18 снимается сигнал сброса с делителя 8 частоты, блокируется командный вход блока 5 логическим "0" на первом входе элемента .И 25 и устанавливает- . ся разрешающий потенциал (логическая "1") на первых входах элементов

И 32 и 33, один из них в зависимости от состояния триггера 31, связанного с вторыми входами элементо33

И 32 и 33, пропускает на свой выход импульсную последовательность, поступакяцую на ее третий вход с соответствующего выхода генератора 4.

Таким образом происходит фазировка тактовых частот на прямом и инверсном выходах блока 7, которые синхронизируют работу других блоков формирователя. Первый импульс с прямого выхода блока 7 через элементы ИЛИ

26 и 27 поступает на установочные входы триггеров 29 и 30 и .возвращает один из них в исходное состояние (логический "0" на выходе). Работа 40 блоков 5 и 7 иллюстрируется временными диаграммами на фиг.6.

Импульсы тактовой частоты с прямого выхода блока 7 и импульсная

45 последовательность, сдвинутая относительно нее по фазе на 180 (сдви6 нутая тактовая частота), с инверсного выхода блока 7 поступают соответственно на.первый и второй тактовые входы блока 9 и далее на соот50 ветствующие первые входы элементов

И 38 и 39 синхронизаторов 10.1-10,И, 11 ° 4-11, hl 12 и 13. На вторые входы элементов 38 и через инверторы 37 на вторые входы элементов 38, и через инверторы 37 на вторые входы элементов 39 поступает программирующая информация с соатветствующих Выходов блока 3, которая обеспечивает прохождение В завксимагтк ат конкретного када программы тактовой частоты на выходы элементов .И 38 или сдвкнутай тактовой частаты на вь;ходе элементов И 39. Таким образам, формируется набор определенных импульсных последовательностей,, которые с выходов синхронизаторов

10, 1-10.й поразрядно распределяются па скнхровходам триггеров 21 соответствующих каналов. Положения передних фронтов импульсов этих последовательностей определяют Возможные моменты переключения этих триггеров при формировании передних фронтов кмпул:ьсав на выходах каналов.

Аналогичную задачу выполняют скн— хроНН. 3 BTopbl 1 1 1 i f ВыхОды КОто рых, воздействуя на скнхровходы триггеров 21 каждого кз каналов, определяют возможные положения задних фронтов импульсов на выходах каналов.

Выходы синхронизаторов 12 к 13 оп- . ределяют возможные моменты появления сигнала "Готовность" (шина 17) к окончания рабочего цикла, После первого импульса тактовой

NBcTcTbl (фкг,7), мого выхода блока 7 на счетный вход ,целителя 8 частоты, ан переходит из иеходнога нулевога состояния в первое, код которого с выходов счетчика поступаает на первые входы узлов

41 к 42 сравнения всех канальных формирователей 15. 1-15. M импульсов и сравнивается с кодами, поступающими на втбрые входы узлов 4 1 к 42 сравнения,. с соответствующих выходов регистров 3. Для узла 4 1 сравнения это выходы, программирующие положения перецнкх фронтов, а для узла 42 сравнения — выходы, программирующие положения задних фронтов. Положительный результат сравнения в виде лагкчес— кой " ", ", в данном сл уча е с выхода узла 4 f сравнения (15.Й),поступает на второй вход элемента И 23 первого канала,, на первом входе которого при- сутствует логическая 1 соответствующего 1разряда кода с Выхода регистров .3, программирующего выбор каналов„ Логическая "1" с выхода элемента И 23 через элемент ИЛИ 22 по-. ступает па информационный вход триггера 21, Ближайший импульс с выхода синхронизатора 10.ь1 переключает триггер 21 своим передним франтом к

1243115 тем самым формирует передний фронт импульса на выходе первого канала

20.Й. Логическая "1" с выхода триггера 21 поступает на второй вход элемента ИЛИ 22 и поддерживает логическую "1" на информационном входе .триггера 21 после исчезновения логической "1" на первом входе элемента ИЛИ 22, когда делитель частоты изменит свое состояние. 10

По исполнении делителем частоты второго цикла деления совпадение обнаружено узлом 42 сравнения канального формирователя импульсов 15.Я и логическая "1" поступит на информа- 15 ционный вход триггера 24 первого канала.

Ближайший импульс с выхода синхронизатора 11.1 поступит на синхровход триггера 24 первого канала и своим передним фронтом вызовет его переключение. Логическая "1" с выхо-, да триггера 24 воздействует на установочный вход триггера 21, возвращает его в исходное состояние, При этом формируется задний фронт импульса на выходе первого канала. Логическая "1" с инверсного выхода триггера 21 поступает на установочный вход триггера 24 и он также переключается в исходное состояние °

Когда делитель частоты выполнит четыре цикла, код на его выходе совпадет с кодом на выходах регистров 3, которые задают момент выдачи готовности, который фиксируется узлом 43 сравнения блока 16. Логическая "1" с его выхода поступит на информационный вход триггера 44, который переключится по переднему фронту им40 пульса с выхода синхронизатора 12 и на шин 17 появится потенциал высокого уровня. Сигнал делителя 8 частоты после пяти циклов деления фиксируется сразу обоими узлами 4 1 и 42

45 сравнения канального формирователя 15. Й импульсов и формируется импульс на шине 20.,! аналогично полученному на выходе первого канала, причем его длительность минимальновозможна для формирователя и равна

i/2Ò тактовой частоты. Кроме того, выходной код делителя 8 частоты, после пяти циклов совпадет с кодом

1 на выходе регистров 3, задающим дли-.55 тельность цикла, и блок 18, аналогичный блоку 1б, выдает логическую "1", которая завершит переход формирователя из рабочего цикла в состояние ожИдания.

Формула изобретения

Многоканальный формирователь одиночных импульсов, содержащий ш каналов формирования, генератор импульсов стабильной частоты, формирователь импульсов, входы которого поразрядно подключены к выходам делителя частоты, выходной триггер в каждом канале, отличающийся тем,что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения программируемого изменения временных параметров формируемых импульсов в каждом канале, в него дополнительно ввецены парафазнык блок захвата команды, блок фазировки частоты, блок формирования готовности, блок формирования длительности цикла, блок синхронизации, регистры кода программы, буферные регистры кода программы и в каждый из N каналов формирования введены триггер формирования заднего фронта, элемент И и элемент ИЛИ, причем командный вход парафазного блока захвата команды подключен к входной шине управления, а его первый и второй тактовые входы подключены соответственно к прямому и инверсному выходам генератора стабильной частоты, а также к первому и второму тактовым входам блока фазировки частоты, который своими первым и вторым фазирующими входами подк ючен соответственно к первому и второму фазирующим выходам парафазного блока захвата команды, записывающий выход которого подключен к записывающим входам регистров кода программы, а запускающий выход подключен к запускающим входам блока формирования готовности и блока формирования длительности цикла, выход которого подключен к установоч- ному входу делителя частоты, а также к разрешающему входу парафазного блока захвата команды и блокирующему входу блока фазировки частоты, прямой тактовый выход которого подключен к установочному входу парафазного блока захвата команд, к счетному входу делителя частоты и к первому тактовому входу блока синхронизации, второй тактовый вход которого подключен к инверсному тактовому выходу блока фазировки частоты, информационные входы буферных регистров кода програм-

1343115

1О мы подключены к информационным шинам, а их информационные выходы — к информационным входам регистров кода программы, первые выходы которых, программирующие выбор каналов, поразрядно подключены к первым входам элементов И каждого из каналов, а выходы, программирующие фазу частоты синхронизации, поразрядно подключены к программирующим входам блока синхрониза- 1и ции, первые выходы которого поразрядно соединены с синхровходами выходных триггеров каждого из каналов, прямые выходы которых подключены к соответствующим канальным шинам и к первым входам соответствующих элементов ИЛИ, выходы которых соединены с информационными входами соответствующих выходных триггеров, вторые выходы блока синхронизации подключены поразрядно к синхровходам триггеров формирования заднего фронта каждого

Р из каналов, выходы которых подключены к установочным входам соответствующих выходных триггеров, инверсные 21 выходы которых подключены к установочным входам соответствующих триггеров формирования заднего фронта, выходы регистров кода программы, программирующие положения передних фронтов, и выходы, программирующие поло1 жение задних фронтов выходных канальных импульсов; подключены соответственно поразрядно к первым и вторым входам формирователя импульсов, выходы которого, определяющие положения передиих фронтов, поразрядно подключены к вторым входам элементов И каждого из каналов, выходы которых подключены к вторым входам соответствующих элементов ИЛИ, а выходы формирователя импульсов, определяющие положения задних фронтов, поразрядно подключены кинформационным входамтриг-, геров формирования заднего фронта, выходы регистров кода программы, определяющие момент выдачи сигнала готовности, подключены поразрядно к программирующим входам блока формирования готовности, выход которого подключен к выходной управляющей шине, а его входы текущего состояния подключены поразрядно и к выходам делителя частоты и к входам текущего состояния формирователя длительности цикла, программируемые входы которого подключены поразрядно к выходам регистров кода программы, синхронизирующие входы блока формирования готовности и блока формирования длительности подключены к соответствующим выходам блока синхронизации, 12431 !5

М

Г ГЛ ГЛ

Составитель Б,Герасимов

Редактор Л.Гратилло Текред Н.Бонкало Корректор С.Шекмар

Заказ 3717!56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„, д.4/5

Производственно-полиграфическое предприятие, г„ужгород, ул. Проектная, 4