Устройство для допускового контроля объекта

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля процессов в различных технологических объектах, например дизель-электрических агрегатах электростанций, и позволяет повысить достоверность контроля. Блок 3 уставок формирует из последовательности импульсов блока 2 синхронизации два последовательных двоично-десятичных кода уставок , соответствующих нижней границе допуска и полю допуска, которые через элементы И 10 и 11, элемент ИЛИ 17 поступают на сумматор 6, ,; который последовательно увеличивает значение текущего кода регистра 4 сдвига. При переполнении регистра 4 сдвига открывается элемент И 12 и g IJ-N ) 4;; О) О сь

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„324606

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3833100/24-24 (22) 30.12.84 (46) 23.07.86.Бюл. Р 27 (72) Г.Л.Баранов, В.Л.Баранов, E..Г.3аславский и В.Н.Соболь (53) 681.327.17(088.8) (56) Авторское свидетельство СССР H 834678, кл. G 05 В 23/02, 0 Об Р !5/46, 1979.

Авторское свидетельство СССР

Ф 1056134, кл. G 05 В 23/02, 1982.

{54) УСТРОЙСТВО ДЛЯ ДОПУСКОВОГО КОНТРОЛЯ ОБЬЕКТА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля (5В 4 G 05 В 23/02 G 06 F 15/46 процессов в различных технологических объектах, например дизель-электрических агрегатах электростанций, и позволяет повысить достоверность контроля ° Блок 3 уставок формирует нз последовательности импульсов блока 2 синхронизации два последовательных дваично-десятичных кода уставок, соответствующих нижней границе допуска и полю допуска, которые через элементы И 10 и 1 1, элемент ИЛИ 17 поступают на сумматор 6, :который последовательно увеличивает значение текущего кода регистра 4 сдвига. При переполнении регистра 4 сдвига открывается элемент И 12 и

1246060 через элемент И 15.триггер 9 устанавливается в единичное состояние, а в регистр 5 сдвига записывается

"1" в младший разряд. Если контролируемьпл параметр меньше нижней границы допуска, то на выходе преобразователя 1 аналог-длительность импульса появляется сигнал логического нуля, который через элемент НЕ

24 и элемент И 14 поступает на выход устройства для сигнализации и через элемент ИЛИ 20 запускает одновибратор 7, который возвращает устройство в исходное состояние ° Если контрольньпл параметр находится в поле допуска, то на выходе пре1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля процессов в различных технологических объектах, например, дизельэлектрических агрегатах электростанций.

Цель изобретения — повьппение достоверности контроля.

На фиг.1 .изображена функциональная схема устройства для допускового контроля объекта; на фиг.2 — функциональная схема блока синхронизации и блока уставок;. на фиг.3 — временная диаграмма работы устройства.

Устройство для допускового контроля объекта содержит преобразователь 1 аналог-длительность импупьса, блок 2 синхронизации, блок 3 уставок, регистры 4 и 5 сдвига, сумматор б, одновибратор 7, триггеры 8 и 9, элементы И 10-16, элементы ИЛИ 17-20, элементы 21-23 задержки, элементы HE

24 и 25, ключ 26, информационный . вход 27 устройства и два выхода 28 и

29, Блок 2 синхронизации (фиг.2) содержит генератор 30 импульсов, распределитель 31 импульсов, элемент

ИЛИ 32 и выходные шины 33-36.

Блок 3 уставок (фиг.2) содержит два коммутатора 37 и 38, два элемента ИЛИ 39 и 40, два выхода 41 и 42.

Информационный вход преобразователя 1 аналог-длительность импульса образователя I появляется сигнал логического нлуя, который запуска- ет одновибратор 7, тем самым возвращая устройство в исходное состояние. Если контролируемый параметр превысит верхнюю границу допуска, то произойдет второе переполнение регистра 4 сдвига и в регистр 5 сдвига запишется "1" во второй разряд,, а с прямого выкода второго разряда регистра 5 этот сигнал пройдет на выход устройства и через ключ 26 и элемент ИЛИ 20 — на одновибратор 7, который возвратит устройство в исходное состояние„ 3 ил. соединен с информационньпл входом 27 устройства.

Выход генератора 30 импульсов блока 2 синхронизации соединен со входом синхронизации регистра 4 сдвига и с входом распределителя 31 импульсов, 4i-е выходы которого (i I 2,..., m„ гце m -количество десятичных разрядов представления уставок) соедииены с входами элемента ИЛИ 32 блока

2 синхронизации. Выходы распределителя 3! импульсов блока 2 синхронизации соединены соответственно через коммутаторы 37 и 38 с входами элементов ИЛИ 39 и 40 блока 3 уставок, выходь1 которых соединены соответственно с, первыми входами элементов И 10 и Il. 4m-й выход распределителя 31 импульсов блока 2 синхронизации соединен с первым входом элемента И !2 и с нулевыми входами триггеров 8 и 9, прямые выходы которых соединены соответственно со вторыми входами элементов И 10 и !l.

Первый вход сумматора 6 соединен с выходом элемента ИЛИ 17, первый и второй входы которого соединены соответственно с выходами элементов И 10 и II.

Выкод суммы сумматора 6 соединен с входом элемента 21 задержки и с первым входом элемента И 13, второй вход которого соединен шиной 36 с выходом элемента ИЛИ 32 блока 2 син50

3 1 хронизации. Выход переноса сумматора 6 соединен со вторым входом элемента И 12. Информационный вход регистра 4 сдвига соединен с выходом элемента ИЛИ 18, первый вход которого соединен с выходом элемента

И 13 и с первым входом элемента ИЛИ

19. Выход элемента 21 задержки соедийен со вторым входом элемента

ИЛИ 19, выход которого соединен через элемент 22 задержки со вторым входом элемента ИЛИ 19.

Выход преобразователя 1 аналог- . длительность импульса соединен через лемент НЕ 24 с первыми входами элемента ИЛИ 20 и элемента И !4, вы,ход которого соединен с выходом 28

;устройства. Выход одновибратора 7 ,соединен с управляющим входом преобразователя 1 аналог-длительность импульса, с входом сброса регистра 5 сдвига, с единичным входом триггера

8 и с выходом элемента НЕ 25, выход которого соединен с третьим входом элемента И 12. Инверсный выход первого разряда регистра 5 сдвига соединен со вторым входом элемента И 14 и с первым входом элемента И 15, выход которого соединен с единичным входом триггера 9. Информационный и управляющий входы регистра 5 сдвига соединены через элемент 23 задержки с выходом элемента И 12 и со вторым входом элемента И 15. Третий вход элемента ИЛИ 17 соединен с выходом элемента И 16, первый и второй входы которого соединены соответственно с выходом регистра 4 сдвига и с инверсным выходом триггера 8.

Второй вход сумматора 6 соединен с выходом первого разряда распределителя 31 импульсов блока 2 синхронизации, 4m-й выход которого соединен с информационными входом одновибратора 7, управляющий вход которого соединен с выходом элемента ИЛИ 20.

Прямой выход второго разряда регистра S сдвига соединен с выходом

29 устройства и с информационным входом ключа 26, выход которого соединен со вторым входом элемента

ИЛИ 20.

Устройство для допускового контроля объекта работает .следующим образом.

Ключом 26 устанавливают режим работы устройства. В режиме .качественного и количественного контроля на выходе ключа 26 действует сигнал ло246060 4 ги 1еского нуля, а в режиме качественного контроля объекта ключ 26 лодклкчает прямой выход второго разряда регистра 5 сдвига ко второму входу элемента ИЛИ 20.

Рассмотрим работу устроиства в режиме качественного и количественного контроля объекта, когда на выходе ключа 26 действует сигнал логического нуля.

Генератор 30 импульсов блока 2 синхронизации вырабатывает тактовые импульсы, иэ которых (4m-разрядный) распределитель 31 импульсов форми-!

5 рует 4m последовательностей импульсов, сдвинутых друг относительно друга на время 1/ и действующих с частотой f/4m, где f — частота тактовых импульсов генератора 30 импульсов> щ количество десятичнь1х разрядов представления уставок. Из сигналов 4i-х разрядов (i-1,2,...,m) распределителя 31 импульсов элемент

ИЛИ 32 формирует последовательность импульсов, действующих с частотой

f/4.

Блок 3 уставок формирует из последовательностей импульсов блока 2 синхронизации два последовательных

30 двоично-десятичных кода уставок, соответствующих нижней границе допуска Х,, и полю допуска Х„- Х„, где

Х вЂ” верхняя граница допуска.

На коммутаторах 37 и 38 устанавливаются соответственно двоично-десятичные коды 10 — Х„ и 10 †(Х„-Х„).

Для кодировки десятичных чисел используется 4m-разрядный двоичнодесятичный код, в котором каждое десятичное число кодируется двоичной тетрадой согласно следующей таблице:

Десятичное число Двоичный код

0 0000

1 0001

2 0010

45 3 0011

4 0100

5 0101

6 0l !О

7 Olll

8 lllO

9 llll

Коммутаторы 37 и 38 блока 3 уставок в единичных разрядах двоично-десятичных кодов уставок подключают соответствующие .выходы распределителя

31 импульсов блока 2 синхронизации к входам элементов ИЛИ 39 и ИЛИ 40, на выходах которых формируются два

5 1246060 последовательных двоично-десятичных кода уставок 10 — Х и 10 †(Х -Х ) ! )) а э соответственно.

Пуск устройства осуществляется автоматически от нулевого сигнала на выходе преобразователя 1 аналог-длительность импульса, который через элементы HE 24 и ИЛИ 20 запускает одновибратор 7, формирующий на выходе одиночный импульс из последовательности импульсов 4m-ro выхода распределителя 31 импульсов блока 2 синхронизации.

Одиночный импульс одновибратора запускает преобразователь 1 аналогдлительность импульса, устанавливает в нулевое состояние регистр 5 сдвига, устанавливает в единичное состояние триггер 8 и блокирует через элемент НЕ 25 элемент И 12.

Преобразователь l аналог-длительность импульса преобразует аналоговой сигнал контролируемого параметра и чмпульсный сигнал, длительность которого пропорциональна величине аналогового сигнала на входе

27. Импульсный сигнал преобразователя 1 аналог-длительность импульса через элемент НЕ 24 блокирует элемент И 14 на время его действия.

Триггер 8 в единичном состоянии пропускает сигнал с прямого выхода на элемент И 10, через который последовательный двоично-десятичный код

Рп установки 10 — Х „ поступает с выхо- З5 да элемента ИЛИ 39 блока 3 уставок на первый вход элемента ИЛИ 17. В это время триггер 8 блокирует сигналом инверсного выхода элемент И 16, что обеспечивает стирание информации @б сдвигаемой под действием тактовых импульсов генератора 30 импульсов блока 2 синхронизации из регистра сдвига. Во время действия на первом. входе сумматора 6 младшего разряда двоична-десятичного кода уставки

10 — Х„ на втором входе сумматора

6 действует импульс первого разряда распределителя 31 импульсов блока 2 синхронизации. Сумматор 6 осуществляет последовательно во времени за время 4m тактов прибавление к начальному двоичному-десятичному коду уставки 10 — Х„ единицы младшего разряда, а последовательный двоично- 55 десятичный код результата через э цементы 21 и 22 задержки и элементы

ИЛИ 18 и 19 записывается в регистр сд.зига под действием тактовых импульсов генератора 30 импульсов бло. ка 2 синхронизации. Регистр 4 сдвига содержит количество разрядов и=

=-4т-2 и дополняется элементами 21 и 22 задержки на такт до 4m разрядов .

Спустя 4m тактов после установки в единичное состояние триггер 8 сбрасывается в нулевое состояние импульсом 4m-ro выхода распределителя

31 импульсов блока 2 синхронизации.

В пулевом состоянии триггер 8 блокирует элемент И 10 и открывает элемент И 16, подключая через элемент

ИЛИ : / выход регистра 4 сдвига к первому входу сумматора 6. Текущий двоично-десятичный код под действием тактовых импульсов генератора 30 импульсов блока 2 синхронизации сдви1 ается, начиная с младшего разряда, с выхода регистра 4 сдвига через элементы И 16, ИЛИ 17 на первый вход сумматора 5, на втором входе которого во время сдвига младшего разряда двоично-десятичного кода действует импульс первого разряда распределителя 31 импульсов блока 2 синхронизации. Двоичный сумматор 6 последовательно за время 4ш тактов увеличи вает значение текущего двоично-десятичного кода регистра 4 сдвига на единицу младшего разряда, а новое значение двоично-десятичного кода записывается с выхода суммы сумматора 6 через элементы 21 и 22 задержки и элементы ИЛИ 18 и 19 в регистр 4 сдвига.

В дальнейшем устройство работает аналогичным образом, и каждые 4ш тактов двоично-десятичный код в регистре 4 сдвига увеличивается на единицу. Так будет продолжаться до тех пор, пока в младшей тетраде текущего зьачения двоично — десятичного кода на выходе суммы сумматора 6 не сформируется.код 1000 (восемь). В этом случае во время действия единичного сигнала четвертого разряда младшей тетрады на выходе сую ы сумматора 6 открывается элемент И 13, через который импульс выхода элемен-.а ИЛИ 32 блока 2 синхронизации записывается через элементы ИЛИ 18 и 19 соответственно в регистр 4 сдвига и элемент 22 задержки по месту действия соответственно сигналов второго и третьего разрядов кода младшей тетрады. Сле1246

7 довательно, вместо кода 1000 в регистр 4 сдвига записывается код 1110„ который соответствует десятичному числу восемь.

В следующие 4m тактов код младшей тетрады !!10 (восемь) увеличивается на единицу, и в per <ñòð 4 сдвига записывается в младшей тетраде код 1111 (девять), который в следующем цикле обеспечивает автоматически в процес !О се двоичного суммирования кода llll c единицей младшего разряда формирование в сумматоре 6 сигнала переноса из четвертого разряда младшей тетрады ,в первый разряд следующей тетрады.

Таким образом обеспечивается десятичный счет в регистре .4 сдвига с начального двоичного-десятичного када установки 10 — Х „. Дальнейшие вычисления в регистре 4 сдвига выпол- 20 няются аналогичным образом, а перенос из одной тетради в следующую выполняется таким же образом, как и описанный процесс переноса из младшей тетрады во вторую тетраду. 2S

Так будет продолжаться до тех пор, пока либо не переполнится регистр 4 сдвига, либо на выходе пре— образователя 1 аналог-длительность импульса не закончится импульсный сигнал и сформируется сигнал логического нуля.

Если контролируемый параметр Х меньше нижней границы допуска X„ то время действия импульса на выходе преобразователя 1 аналог-длитель— ность импульса меньше интервала времени Хц., где =4m/f — цикл суммирования единицы в сумматоре 6; тактовая частота генератора 30 им в 40 пульсов; m -количество тетрад двоично-десятичного кода уставки 10 -Х„ в регистре 4 сдвига. В этом случае на выходе преобразователя 1 аналогдлительность импульса формируется сигнал логического нуля, который через элемент. НЕ 24 открывает элемент И 14, на втором входе которого действует сигнал логической единицы инверсного выхода первого разряда регистра 5 сдвига. Сигнал логической единицы, формируемый на выходе элемента И 14, поступает на первый выход 28 устройства и может быть использован для включения световой или звуковой сигнализации о выходе контролируемого параметра за нижнюю границу допуска, либо для включения ре060 гуля тора, с та билизирующего з пачение ко параметра в пределах поля допуска.

Кроме того, в случае выхода контролируемого параметра за нижнюю границу допуска, сигнал логического нуля с выхода преобразователя 1 аналог-длительность импульса поступает через элементы НЕ 24 и ИЛИ ?О на управляющий вход одновибратора 7,который выделяет ближайший импульс из последовательности импульсов, действующей на 4m-ом выходе распределителя 31 импульсов блока 2 синхронизации. Запуск одновибратора 7 возвращает описанным образом устройство в исходное состояние, и устройство начинает отрабатывать следующий цикл опроса контролируемого параметра на информационном входе 27.

Если контролируемый параметр Х больше нижней границы допуска Х, то регистр 4 сдвига переполнится раньше, чем закончит действовать импульсный сигнал на вь|ходе преобразователя 1 аналог †длительнос импульса. В этом случае, спустя время Х, Г после начала цикла опроса (формирования импульса на выходе одновибратора 7), на выходе переноса сумматора 6 появляется сигнал перекоса из 4ш-ro разряда двоично-десятичного кода, который открывает элемент И 12. Импульс

4m-го разряда распределителя 31 импульсов блока 2 синхронизации прохо-. дит через элементы И 12, И 15 и устанавливает триггер 9 а единичное состояние на время 4m тактов. Импульс переполнения регистра 4 сдвига, формируемый на выходе элемента И 12, спустя время задержки на такт поступает через элемент 23 задержки на инфоомационный н управляющий входы регистра 5 сдвига и записывается в него в первом разряде. На.инверсном выходе первого разряда 5 сдвига формируется сигнал логического нуля, блокирующий элементы И 14 и 15. Триггер 9 в единичном состоянии открывает элемент И ll через который последовательный двоично-десятичный код уставки 10 — (Х вЂ” Х„) с выхода элемента ИЛИ 40 блока 3 уставки поступает, начиная с младшего разряда, на первый вход сумматора 6.

Сумматор 6, как было ранее описано, прибавляет единицу к начальному коду уставки, и двоична-десятичный

9; 1246 код результата 10 †(Х„ — Х„)+1 с выхода суммы сумматора 6 записывается через элементы 21 и 22 задержки и элементы ИЛИ. 18 и 19 в регистр 4 сдвига. Далее вычисления в регистре 4 сдвига выполняются аналогичным образам дс тех пор, пока либо вновь не переполнится регистр 4 сдвига, либо не закончится действие импульса на выходе преобразователя 1 аналог-дли- 10 тельность импульса.

Если контролируемый параметр находится в пределах поля допуска, то .на выходе преобразователя 1 аналогдлительность импульса формируется 15 сигнал логического нуля раньще второго переполнения регистра 4 сдвига.

Б этом случае сигналом логического нуля с выхода преобразователя 1 аналог-длительность импульса через 20 элементы НЕ 24 и ИЛИ 20 запускается одновибратор 7, выходной импульс ка— торого возвращает устройство в исходное состояние, и начинается новый цикл oIIpocGp KQTopbIH Осуществля ется аналогичным образам.

Если контролируемый параметр Х превысил границу допуска Хв, то второе переполнение регистра 4 сдвига произойдет раньше, чем закончит дей- 30 ствовать импульсньй сигнал на выходе преобразователя 1 аналог-длительность импульса.

Б этом случае, спустя время Хн Г после начала цикла опроса, на выходе З переноса сумматора 6 появится сигнал переноса из 4m-га разряда двоично-десятичного кода, который откроет элемент И 12. Импульс второго переполнечия регистра 4 сдвига, фарми- 4О руемьй на выходе элемента И 12, спустя такт, поступает через элемент 23 задержки на информационный и управляющий входы регистра 5 сдвига,, в котором ранее записанная единица пер-45 ваго переполнения сдвигается из первого разряда во второй, а сигнал второго переполнения записывается в первый разряд. Таким образом,,а прямом выходе второго разряда регистром 50

5 сдвига формируется сигнал логиче ской единицы, который поступает на второй выход 29 устройства и может быть использован,для включения световой или звуковой сигнализации о выходе контролируемого параметра за верхнюю границу допуска, либо для включения регулятора, стабили10 зирующего значение кснтралируемого параметра в пределах поля допуска.

После второго переполнения регистра 4 сдвига в нем начинает формироваться двоична-десятичный кад отклонения контролируемого параметра от верхней границы допуска, т.е. величина Х вЂ” Х

Двоична †десятичн код величины

Х-Х, формируется в регистре 4 сдвига за время (Х вЂ” Х ) i путем счета количества импульсов перзагс разряда распределителя 31 импульсов блока 2 синхронизации, которые поступают на вход сумматора 6. Десятичный счет импульсов осуществляется в цепи циркуляции кодов через сумматор 6, элементы 21 и 22 задерж-. ки элементы ИЛИ 18 и 19, регистр 4 сдвига, элементы И !6 и ИЛИ 17 аналогичным образом.

Как только на выходе преобразователя 1 аналог-длительность импульса сформируется сигнал логического нуля, устройство возвращается в исходное состояние, так как через элементы НЕ 24 и ИЛИ 20 запускается сдновибратор 7, по .выходному сигналу которого с выхода регистра 4 сдвига может быть считан двоична-десятичный кад величины Х-Х количест5 вен <ой оценки отклонения контролируемого параметра от верхней границы поля допуска.

Б случае выхода контролируемого параметра за пределы нижней границы поля допуска, в момент окончания импульса на выходе преобразователя 1 аналог-длительность импульса в регистре 4 сдвига формируется двоично.— десятичный код 10 †(Х -Х) количестН венной оценки отрицательного отклонения::;-снтролируемога параметра от ныгней границы поля допуска, который па сигналу однсвибратора 7 может быть считан с выхода регистра 4 сдвига.

Два:ичнс-десятичный код количественных оценок выхода контролируемого параметра за пределы поля,цопуска по сигналам блока 2 синхронизации считывает"я с выхода регистра 4 сдвига и па сигналам с выхода одновибратора 7 поступает на устройство десятичной индикации или в цифрогечать для регистрации отклонений контролируемогэ параметра.

Таким образом, устройство осуществляет качественный контроль парамет1246060

12 ра, формируя сигналы на выходах 28 или 29 в случаях выхода контролируемого параметра за пределы паля дапус— ка, а также выполняет вычисление ка— личественных оценок отклонения контролируемого параметра ат границ паля допуска, которые формируются в виде двоична-десятичных кодов в регистре

4 сдвига.

Если устройство используется толь- !и ко для сигнализации случаев выхода контролируемого параметра за пределы поля допуска, либо для релейного управления контролируемым параметром, то частота опроса информационного входа 27 может быть дополнительно повышена путем подключения прямого выхода второго разряда регистра 5 сдвига через ключ 26 ка втором входу элемента ИЛИ 20. В этом случае вычис- 20 ление количественной оценки превышения контролируемого параметра верхней границы поля допуска не производится, а устройство работает аналогично описанному, до момента фарми- 25 рования второго переполнения регистра

4 сдвига.

Импульс второго переполнения регистра 4 сдвига с выхода элемента И 12 через элемент 23 задержки поступает çp на информационный и управляющий входы регистра 5 сдвига, в котором единица первого переполнения сдвигается из первого разряда ва второй. Сигнал лоO гической единицы второго разряда ре. гистра 5 сдвига через ключ 26, элемент ИЛИ 20 запускает одновибратор

7, выходной сигнал которого сбрасывает и вновь запускает преобразователь 1 аналог-длительность импульса устанавливает регистр 5 сдвига в нулевое состояние, устанавливает триггер 8 в единичное состояние и, блокирует через элемент НЕ 25 элемент И 12. Таким образом, устройство 4s возвращается в исходное состояние и начинается новый цикл опроса информационного входа 27 без затрат времени на измерение количественной оценки превьппения контролируемого па-gp раметра верхней границы поля допуска.

На фиг.3 приведена временная диаграмма работы устройства при выходе контролируемого параметра за пределы верхней границы поля допуска в ре— жиме качественного контроля, когда ключ 26 подключает через элемент ИЛИ

20 управляющий вход одновибратора 7 к прямому выхадт BTopoI а разряда гистра S сдвига. Временная диаграмма построена для импульсов палажитель— най полярности, сигнал логической единицы соответствует верхнему уровню, сигнал логического нуля — нижнему уров.ьп. Вьгсады суьпчы и переноса сумматора 6 обозначены на фиг,З соответственно S см 6 и РСМ 6.

Для представления уставак выбран адин десятлчнь и разряд (m=1), и значения уставак !О " -Х„ =7 при Хя=З и 10 — (Х„ — Х,)=8 при Х„ =5, Х„=З.

Распределитель 31 импульсов блока 2 синхронизации имеет четыре разряда, а выходной сигнал элемента

ИЛИ 32 при ш=1 совпадает с сигналом

4-га разряда распределителя 31 импульсов. На выходах 41 и 42 постоянно генерируются последовательные коды уставак 0111 (семь) и 1110 (восемь) соответственна. Как следует из временной диаграммы-., после превышения контролируемым параметром верхней границы поля допуска на прямом выходе второго разряда регистра

S сдвига ("1 " 2р.PCS) формируется сигнал логической единицы. Следующий цикл опроса контролируемого параметра объекта начинается автомати— чески, так как сигнал логической единицы второго разряда регистра 5 сдвига через ключ 26 элемента ИЛИ 20 запускает однавибратар 7, и цикл спроса кантралирусмага параметра повторяется аналогичным образом. На временной диаграмме выхода преобразователя 1 аналог-длительность импульса (IIA — ДИ1) атмече,ы интервалы времени, соответствующие нижней границе Х,.i и полю допуска (Хп — Х )х

Н х i, где =4/f, Х вЂ” частота тактовых импульсов генератора 30 импульсов.

Формула изобретения

Устройство для дапускавага контррля объекта, содержащее преабраза— ватель аналог-дл.ь*гельнасть импульса, первык регистр сдвига, сумматор„ два триггера, блок синхронизации, блок уставак, шесть элементов h, три эле— мента задержки, три элемента ИЛИ, первый элемент НЕ, причем информационный вход преобразователя аналогдлительность импульса является инфармаь1ианным входом устройства, вход!

3 первого элемента НЕ соединен с выходам преобразователя аналог-длительность импульса, а выход — с первым входом пятого элемента И, выход которого является первым выходом устройства, второй выход блока синхрониза— ции соединен с вторым входом четвертого элемента И, группы выходов — с группами входов блока установок, первый и второй выходы которого соединены с первыми входами первого и второго элементов И соответственно, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входом сумматора, выход переполнения которого соединен с вторым входом третьего элемента И, выход суммы — с первым входом четвертого элемента И и входом первого элемента задержки, выход которого соединен с вторым входом третьего элемента KIH,первый вход которого соединен с выходом четвертого элемента

И, выход — с входом второго элемента задержки, выход которого соединен с вторым входом второго элемента ИЛ первый вход которого соединен с выходом четвертого элемента И, а выход— с информационным входом первого регистра сдвига, вторые входы первого и второго элементов И соединены соответственно.с прямыми выходами первого и второго триггеров, входы установки в нулевое состояние которых соединены между собой, с первым входом третьего -элемента И и выходом старшего разряда последней группы выходов блока синхронизации, о т л ич а ю щ е е с я тем, что,, с целью повышения достоверности контроля, в устройство введены ключ, одновибра1246060 14 тор,- второй элемент НЕ, седьмой элемент И и второй регистр сдвига, инверсный выход первого разряда которого сое.динен с первым входом шестого элемента И и вторым входом пятого элемента И, прямой выход второго разряда — с информационным входом ключа и является вторым выходом устройства„ а вход сброса — с управля10 ющим входом преобразователя акалогдлительность импульса, с входом установки в единичное состояние первого триггера„ с входом второго элемента HE и выходом одновибратора, t5 информационный вход которого соединен с первым входом третьего элемента И, управляющий вход — с выходом четвертого элемента ИЛИ, второй вход которого соединен с инфор20 мационным выходом ключа, первый входс вьг<одом первого элемента НЕ. выход второго элемента НЕ соединен с третьим входом третьего элемента И, выход которого соединен с входом третьего элемента задержки, выход которого соединен с информационным и управляющим входами второго регистра сдвига, вход — с вторым входом шестого элемента И, выход которого сое30 динен с. входом установки в единичное состояние второго триггера, инверсный выход первого триггера соединен с вторым входом седьмого элемента И, выход которого соединен с тре .ьим входом первого элемента

ИЛИ, первый вход — с выходом первого регистра сдвига, вход синхронизации которого соединен с первым выходом блока синхронизации, выход младшего

4б разряда первой группы выходов которого соединен с вторым входом сумматора.

1246060

1246060

ПЛППЛПЛППЯЛЛПЛЛЛПЛЛЛ ВЛЛЛЛ ПМЛ юр го-Ю Л

Л Гi — 77 Г7 — Г--JL

77 Гà — 71 -Гб 77 Гб Г1 Гб р -ы — Л вЂ” Гб —.Л вЂ” Л вЂ” Г. Л вЂ” Л ю- 7 Ч Г 7Г 7.Г Г.Г 7,7 ГГ 1.

Ю-б Гг ГГ 7Г IJ ГГГ 1Г 7Г

-I à — X I I 77 — 7 гои-7 — Г1 — П.—

1 8 Г— у" т-9 Г L

И-ЛО Г—

И-Л вЂ” — гР&-Ч 7..Г 7 Л—

7 .б. Г Г -à à — Л б . - J .77 .Л б бр Г I Г 7 Гб

:б — — Г 7 — Г -Г П= б бб: Г П Г

III . à — — I \ Л

И- f2 Л и-ю Г1

I 7ð.а .б о zppc-s Г

g) gp Д

Со став ит ель В . Копылов

Техред М. Ходанич Корректор M.Максимишинец

Редактор Н.Егорова

Заказ 3998/40 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наббл д. 4/5

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная, 4