Адаптивный дельта-модулятор

 

Изобретение относится к автоматике и технике связи и может быть использовано в системах передачи информации . Применение изобретения в цифровых .системах передачи информации позволит повысить надежность функционирования. Адаптивный дельтамодулятор содержит компаратор 1, D-триггер 2, реверсивньй счетчик 5, управляемые ключи 6, резистивную матрицу 7 и интегратор 8, Введение полусумматора 3 и счетчика 4 задержки позволяет менять величину шага квантования при многократном подтверждении необходимости такого изменен ия более простыми средствами по сравнению с известными, а следовательно, повысить надежность, 1 ил. .с со (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (51) 4 Н 03 M 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3807053/24-24 (22) 01.11.84 (46) 23.07.86. Вюл. М 27 (72) П.И.Варкан, И.Н.Глауберман и С.А.Макаркин (53) 621 .376.56(088.8) (56) Дельта-модуляция. Теория и применение. — M. Связь, 1976, с. 178, рис. 72.

Патент США В 4352191, кл. Н 03 К 13/22, 28,09.82. (54) АДАПТИВНЫЙ ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к автоматике и технике связи и может быть использовано в системах передачи информации. Применение изобретения в цифровых системах передачи информации позволит повысить надежность функционирования. Адаптивный дельтамодулятор содержит компаратор 1, D-триггер 2., реверсивный счетчик 5, управляемые ключи 6, резистивную матрицу 7 и интегратор 8. Введение полусумматора 3 и счетчика 4 задержки позволяет менять величину шага квантования при многократном подтверждении необходимости такого изменения более простыми средствами по сравнению с известными, а следовательно, повысить надежность. 1 ил.

1246379

Изобретение отпосится к автоматике и технике связи и может быть применено в цифровых системах передачи информации.

Цель изобретения — повышение надежности функционирования.

На чертеже приведена функциональная схема предлагаемого устройства.

Лдаптивный дельта-модулятор содержит компаратор 1, D-триггер 2, полусумматор 3, счетчик 4 задержки, реверсивный счетчик 5, управляемые ключи 6, резистивную матрицу 7 и интегратор 8. Первый вход компаратора 1 является входом 9 устройства, второй вход подключен к выходу интегратора

8, а выход соединен с информационным входом D-триггера 2 и первым входом полусумматора 3. Выход D-триггера 2 подключен к входу резистивной матрицы 7 и второму входу полусумматора 3 и.является выходом 10 устройства., Выход полусумматора 3 соединен с входом установки в ноль счетчика 4 задержки, выход которого подключен к его же запрещающему входу и к управляющему входу реверсивного счетчика 5.

Счетные входы счетчиков 4 и 5 и вход тактирования D-триггера 2 объединены и подключены к тактовому вхаду 11 устройства. Выходы реверсивного счетчика 5 соединены с управляющими входами управляемых ключей б, входы которых подключены к соответствующим выходам резистивной матрицы 7, а выходы всех ключей 6 объединены и подключены к входу интегратора 8.

Выходом счетчика 4 задержки может быть выход одного из его разрядов, либо нескольких разрядов, объединенных логическим элементом И. Реверсивный счетчик 5 выполнен с обратными связями, предотвращающими его переполнение в обе стороны (больше 11 ° .. и меньше ОО...О). Разрядность реверсивного счетчика 5 определяет число различных шагов квантования, а разрядность счетчика 4 задержки - каличестно анализируемых импульсов, пауз или их чередований. Резистивная матрица 7 содержит набор резисторов,„ сопротивления которых отличаются друг от друга и подобраны так, чтобы абеслечить монотонное изменение постоянной времени интегратора 8 при однонаправленной работе реверсивного счетчика 5 (например па закону геометрической профессии).

30 навливают заранее в зависимости от

Дельта-модулятор работает следующим образом.

На. первый вход компаратора 1 с входа 2 поступает входной аналоговый сигнал, одновременно на второй вход, к которому подключен интегратор 8, поступает аппроксимирующее напряжение, определяемое тем, какие из ключей 6 коммутируют выводы резистивной матрицы 7. Сигнал ошибки, возникающий при сравнении входного аналогового сигнала и аппроксимирующего напряжения, квантуется по уровню компаратором 1 и поступает на первый вход полусумматора 3 и на информационный вход D-триггера 2. С выхода D-триггера 2 информация поступает на второй вход полусумматора 3, где происходит логическое сложение па четности информации, образуемой на выходе компаратора 1, с задержанной на такт информацией с D-триггера 2 °

В случае одинакового значения информационных сигналов (нарастание или убывание входного аналогового сигнала)-полусумматор 3 выдает сигнал разрешения счета в счетчик 4 задержки. Длительность счета (время задержки) счетчика 4 задержки устацелевого назначения дельта- модулятора. По достижении счетчиком 4 задержки установленного значения он блокируется по запрещающему входу и с его выхода поступает сигнал разрешения счета на управляющий вход реверсивного счетчика 5. IIo этому сигналу происходит увеличение числа, записанного в реверсивном счетчике 5.

Изменение числа в реверсйвном счетчике 5,приводит к изменению положения ключей 6, а следовательно, и суммарного значения сопротивления резистивной матрицы 7, т.е. изменение постоянной времени интегратора 8, В результате происходит приращение аппроксимирующего напряжения с соответствующей амплитудой и полярностью.

В случае последовательности информационных символов разного значения (атсутствиа изменения входного аналогового сигнала), на выходе полусумматара 3 сформирован сигнал с логической единицы, абнуляющий счетчик 4 задержки. При этом в реверсивном счетчике 5 происходит уменьшение записанного числового кода, а следаваСоставитель О.Ревинский

Техред.В,Кадар Корректор М.Максимишинец

Редактор Г.Волкова

Заказ 4022/56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.,11:3035, Москва, Ж-35, Раушская наб,, д. 4!5

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4 з 12463 тельно, и уменьшение величины приращения аппроксимирующего напряжения.

Такам образом, изменение числового кода в реверсивном счетчике 5, а следовательно, и величины шага квантования происходит не в зависимости от случайного выброса, а только после многократного подтверждения необходимости увеличения (уменьшения) существующего значения приращения. 10 формула из.обретения

Адаптивный дельта-модулятор, содержащий компаратор, первый вход которого является входом устройства, D-триггер, реверсивный счетчик, управляемые ключи, резистивную матрицу и интегратор, выход которого подклю-. чен к второму входу компаратора, выход которого соединен с информационным входом D-триггера, вход тактирования которого объединен со счетным входом реверсивного счетчика и подключен к тактовому входу устройства, прямой выход D-триггера является выходом устройства, о т л и ч а юшийся тем, что, с целью повышения надежности функционирования, в него введены полусумматор и счетчик задержки, счетный вход которого объединен с входом тактирования D-триггера, информационный вход которого объединен с первым входом полусумматора, второй вход которого объединен с входом резистивной матрицы и подключен к выходу D-триггера, выход полусумматора соединен с входом установки в "0" счетчика задержки, вы;. ход которого подключен к его же запрещающему входу и к управляющему входу реверсивного счетчика, выходы которого соединены с управляющими входами управляемых ключей, входы которого подключены к .соответствую1

-.щим выходам резистивной матрицы, а выходы объединены и подключены к вхощу интегратора,