Цифровой частотно-фазовый компаратор

 

Изобретение относится к радиотехнике и может быть использовано в устройствах автопрдстройки частоты и фазы, синтезаторах частот, в устройствах цифровой обработки сигналов. синхронных демодуляторах фазовой и частотной манипуляции, для определения синфазного состояния сигналов. Цель изобретения - уменьшение времени определения знака частотно-фазового рассогласования. Устройство содержит D-триггеры 3, 4, 5 и 6, элемент И-НЕ7, входные и выходные шины. Достижению поставленной цели способствует соединение синхровхода триггера 6 с синхровходом триггера 4, соединение инверсного выхода триггера 3 с информационным входом триггера 6 аналогично соединению инверсного выхода триггера 4 с информационным входом триггера 5. 4 iin. (Л Is9 4i 00 О lN9 СЛ фиг,1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ВСЕГОИР "

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3841162/24-21 (22) 10. 01. 85 (46) 30.07.86. Бюл. Ф 28 (72) А.В.Колосов и И.В.Колосов (53) 621.374.5(088.8) (56) Авторское свидетельство СССР

У 985929, кл. Н 03 D 13/00, 1980.

Авторское свидетельство СССР

У 1203685, кл. Н 03 D 13/00, 13.04.84. (54) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЬЙ КОМПАРАТОР (57) Изобретение относится к радиотехнике и может быть использовано в устройствах автоподстройки частоты и фазы, синтезаторах частот, в устройствах цифровой обработки сигналов, ..SU„„1248025 А 1 (51) 4 Н 03 D 13/00 синхронных демодуляторах фазовой и частотной манипуляции, для определения синфазного состояния сигналов.

Цель изобретения — уменьшение времени определения знака частотно-фазового рассогласования. Устройство содержит

D-триггеры 3, 4, 5 и 6, элемент И-НЕ7, входные и выходные шины. Достижению поставленной цели способствует соединение синхровхода триггера 6 с синхровходом триггера 4, соединение инверсного выхода триггера 3 с информационным входом триггера 6 аналогично соединению инверсного выхода триггера 4 с информационным входом триггера 5. 4 ил.

248025 3

55

1 1

Изобретение относится к радиотехнике и может быть использовано в уст ройствах автоподстройки частоты и фазы, синтезаторах частот, в устройствах цифровой обработки сигналов, синхронных демодуляторах фазовой и частотной манипуляции для определения синфазного состояния сигналов.

Цель изобретения — уменьшение времени определения знака частотно фазового рассогласования.

На фиг. 1 изображена принципиальная электрическая схема цифрового частотно-фазового компаратора; на

Ф фиг. 2 и 4 — временные диаграммы его работы.

Цифровой частотно-фазовый компаратор (ЦЧФК) содержит входные шины

1 и 2, D-триггеры 3-6, элемент И-HE 7 и выходные шины 8 -10;

Входная шина 1 соединена с С-входами D-триггеров 3 и 5 и R-входом

D-триггера 4. Входная шина 2 соединена с С-входами D-триггеров 4 и 6 и R-входом D-триггера 3. Инверсный выход 6-триггера 3 соединен с D-входами D-триггеров 4 и 6, а инверсный выход D-триггера 4 с D-входами

9-триггеров 3 и 5. Выходы D-триггеров 5 и б соединены с выходными шинами 8 я 1О и входами элемента И-HE 7 выход которого соединен с выходной шиной 9.

Цифровой частотно-фазовый компаратор работает следующим образом.

На шину 1 поступает последователь ность узких импульсов частотой F а на шину 2 — импульсы с частотой Р,, (фиг. 2 а, 6 ), причем, например, Р, > F . Предположим, что в исходном состоянии все триггеры находятся в нулевом состоянии, тогда первый им пульс частоты F переключает триггеры 3 и 5 (фиг. 2 в, a ) в единичное состояние, так как на информационных входах этих триггеров присутствует

"1". Формирование "!" на выходе триг гера 5 (фиг. 2 2 ) свидетельствует о наличии частотной расстройки Р,> Г

Импульс частоты F одновременно поступая на R-вход триггера 4, подтверждает .нулевое состояние триггера 4 (фиг. 2 А). В момент прихода импульса частоты F на информационных входах триггеров 4 и 6 имеется "0", поэтому триггеры 4 и 6 не меняют своего нулевого состояния (фиг. 2 А, Ъ), а триггер 3 возвращается в нулевое состояние (фиг. 2 5 ). На времен ной диаграмме, " время задержки срабатывания триггера.

Случай, когда F > F аналогичен описанному в силу симметричности схемы, только в этом случае "1" формируется на выходе, триггера 6, а

"0" — на выходе триггера 5.

В момент времени t когда частоты

30 Р„и Р равны и синфазны, т.е. разность фаз аЧ = 0 (фиг. 2 a, < ), первая пара входных синфазных импульсов частот

F, иР, взводит триггеры 5 и б (фиг.

2 a, e) в единичное состояние .(если !

5 все триггеры были в нулевом состоянии), для случая, приведенного на фиг. 2, когда до момента времени t, частота F„ F первая пара синфазных входных имйуль20 сов взводит в единичное состояние тот нз триггеров 5 и б, который до момента времени t„ находился в нулевом состоянии, т.е. в данном случае взводится триггер 6 (фиг. 2 е ). Сиг25 нал о синфазном приходе входных импульсов (F = F и Ь < О) формируется на выходе логического элемента И-HE через время задержки ь эле2 мента И-НЕ (фиг. 2ж ), т.е. при син30 фазном приходе входных сигналов на выходе триггера 5 и 6 формируется

"1", а на выходе элемента И-НЕ - "0"Для ЦЧФК режим F > Р аналогичен режиму, когда импульсная последовательность частоты Ъ „ (при F, = F ) ! опережает по фазе частоту F (фиг . 3).

Режим при Р„ F аналогичен режиму, когда импульсная последовательность частоты F опережает по фазе импульс2

40 ную последовательность частоты F, (фиг. 4).

При равенстве входных частот

F = F, когда импульсы частотой F

М (фиг. 3 з ) опережают импульсы часто45 той Р (фиг. 35 ), первый импульс частоты Р„ переключает триггеры 3 и 5 в единичное состояние (фиг. 3 Ь, 1 ), триггер 3 после прихода испульса частоты F сбрасывается в нулевое состояние (фиг. 3 Ь ) . Триггеры 4 и б (фиг. 3,е ) в этом режиме находятся в нулевом состоянии, а на выходе элемента И-НЕ (фиг. 3 e ) присутствуII Il ет 1, свидетельствующая о том, что входные импульсные последовательности несинфазны.

Аналогично при равенстве входных частот, когда Р„ (фиг. 4 e ) отстает

1248025 по фазе от импульсов частоты F (фиг. 4 8 ), первый импульс частоты

F переключает триггеры 4 и 6 в единичное состояние (фиг. 4 А, е ), триггер 4 после прихода импульса частоты

F, сбрасывается в нулевое состояние (фиг. 4 *). Триггеры 3 и 5 (фиг.

4 а, ъ ) в этом режиме находятся в нулевом состоянии, а на выходе логического элемента И-НЕ (фиг. 4к ) при-10 сутствует "1", свидетельствующая о том, что входные импульсные последовательности несинфазны.

При использовании предлагаемого устройства сокращается время определения знака частотного фазового рас.согласования, чему способствует сое-!, динение синхровходатриггера 3 с син хровходом триггера 5, синхровхода триггера 6 - e сннхровходом триггера 20

4, инверсного вьмода триггера 3 — с информационным входом триггера 6, инверсного выхода триггера 4 — с информационным входом триггера 5.

Формула из об ре те ни

Цифровой частотно-фазовый компаратор, содержащий четыре Р-триггера и элемент И-НЕ, причем первая входная клемма устройства соединена с С-входом первого и R-входом второго D-триггеров, а вторая — с С-входом второго и

R-входом первого D-триггеров, при этом D-вход первого D-триггера соединен с инверсным выходом второго

D-триггера, à D-вход второго D-триггера соединен с инверсным выходом первого D-триггера, выходы третьего и четвертого D-триггеров соединены соответственно с выходными клеммами устройства и входами элемента И-НЕ, выход которого соединен с третьей выходной клеммой устройства, о т л ич а ю шийся тем, что, с целью уменьшения времени определения знака частотно-фазового рассогласования, D-вход третьего D-триггера соединен с инверсным выходом второго D-триггера, а С-вход — с первой входной клеммой устройства, при этом

Р— вход четвертого D — три— ггера соединен с инверсным; выходом первого D — триггера а С вЂ” вход — c второй входной клеммой устройства.

1248025.Редактор А. Лежнина

Заказ 4138/56

Тираж 816

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

/ F б Ю

©5

gy д

Ф

У

И-Нб

Составитель М. Катанова

Техред Л.Сердюкова Корректор M. Максимишинец

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5