Приемник двоичных символов

 

Изобретение относится к электросвязи . Повьопается помехоустойчивость. Приемник содержит фильтр нижних частот 1, ограничитель уровня 2, дискретизатор 3, блок задержки 4, перемножитель 5, два реверсивных счетчика (PC) 6 и 8, блок добавления - исключения импульсов 7, детектор переходов .сигнала 9, делитель частоты (ДЧ) 10 и эталонньй генератор 11. Для достижения цели в приемник введены ;;ва компаратора 12 и 13, элемент ИЛИ 4, два элемента НЕ 15 и 18, два элемента И 16 и 19, два ДЧ 17 и 22, PC 20, НАЛ 21 и коммутатор 23, с помощью которьпс осуществляется учет не только знака, но и величины входной .смеси сигнал - шум. 2 ил. П а с Фиг. 1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Ш4 Н04L27 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

hi

Ф

Ми

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАН ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3897359/24-09 (22) 20.05.85 (46) 30.09.86. Бюл.N - 36 (72) М.И.Жодзишский и А.Ф.Силаев (53) 621,394.62(088.8) (56) Модзишский М.И. и др. Цифровые системы фазовой синхронизации. М.:

Советское радио, 1980, с.69. (54) IIPHEMHHK ДВОИЧНЫХ СИМВОЛОВ (57) Изобретение относится к электро- связи, Повышается помехоустойчивость.

Приемник содержит фильтр нижних частот 1, ограничитель уровня 2, дискре„„SU„„1261137 . A1 тизатор 3, блок задержки 4, перемножитель 5, два реверсивных счетчика (РС) 6 и 8, блок добавления — исключения импульсов 7, детектор переходов .сигнала 9, делитель частоты (ДЧ)

10 и эталонный генератор 11. Для достижения цели в приемник введены

;„.ва компаратора 12 и 13, элемент ИЛИ

14, два элемента НЕ 15 и 18, два элемента И 16 и 19, два ДЧ 17 и 22, PC 20, ЦАП 2! и коммутатор 23, с помощью которых осуществляется учет не только знака, но и величины входной . смеси сигнал — шум. 2 ил.

1 261137

Изобретение относится к электросвязи и может использоваться в системах передачи дискретной информации.

Цель изобретения — повышение помехоустойчивости, 5

На фиг,l представлена структурная электрическая схема приемника двоичных. символов; на фиг,2 — временные диаграммы, поясняющие принцип его работы. !0

Приемник двоичных символов содержит фильтр 1 нижних частот, ограничитель 2 уровня, дискретизатор 3, блок 4 задержки, перемножитель 5, первый реверсивный счетчик 6, блок 7 добавления-исключения импульсов, второй реверсивный счетчик 8, детектор 9 переходов сигнала, первый делитель 10 частоты и эталонный генератор 11, а также содержит первый и второй компараторы 12 и 13, элемент

ИЛИ !4, первый элемент НЕ !5, первый элемент И 16, второй делитель 17 частоты, второй элемент НЕ 18, второй элемент И 19, третий реверсивный счетчик 20, цифроаналоговый преобразователь 21, третий делитель 22 частоты и коммутатор 23.

Приемник двоичных символов работа- 0 ет следующим образом.

На вход приемника поступает смесь сигнала и пума. После фильтра нижних частот эта смесь (фиг.2a) поступает на ограничитель 2 уровня.

Знак смеси и шума (фиг.25) с выхода

35 ограничителя 2 уровня постут|ает на реверсирующий вход второго реверсивного счетчика 8. На неинвертирующий вход первого компаратора 1? подается

40 прямой сигнал (фиг,2а), а через второй элемент 18 НЕ на неинвертирующий вход второго компаратора 13 поступает инверсный сигнал (фиг,2 ). В первом и втором компараторах 12 и 13

45 поступившие сигналы сравниваются с пороговым напряжением Е, поступающим на их инвертирующие входы с выхода цифро-аналогового преобразователя 21, Сигналы в виде логических уровней с 1 первого и второго компараторов 12 и

13 (Лиг,2, ) поступают на входы элемента ИЛИ 14 и после сложения суммарный сигнал (фиг.2e) поступает на первый вход второго элемента И 19 и через первый элемент НЕ 15 — на первый вход первого элемента И 16.

На вторые входы первого и второго элементов И 16 и 19 подается сигнал с выхода эталонного генератора 11 (фиг. 2!) с выхода первого элемента

И 16 сигнал (фиг.2!!) через второй делитель 17 частоты с коэффициентом деления, равным N поступает на вход прямого счета третьего реверсивного счетчика 20, на вход обратного счета которого поступает сигнал с выхода второго элемента И 19 (фиг.2 ) ° В третьем реверсивном счетчике 20 происходит усреднение и состояние старших разрядов этого счетчика декодируется в цифроаналоговом преобразователе 21 вырабатывающем пороговое напряжение Е, значение которого зависит от времени усреднения в третьем реверсивном счетчике 20 и от коэффициента деления второго делителя 17 частоты, На сигнальные входы коммутатора

23 подаются последовательности с эталонного генератора 11 и с третьегс делителя 22 частоты (фиг.2x), коэффициент деления которого равен К. При сигнале логического "0" на управляющем входе коммутатора 23 на тактовом входе второго реверсивного счетчика 8 действует последовательность с выхода третьего делителя 22 частоты, а при сигнале логической "1" последовательность с выхода эталонного генератора 11 (фиг,2n).

Схема синхронизации (фиг,l пунктирная линия) работает следующим об-. разом °

Знак ограниченной входной смеси с выхода ограничителя 2 уровня опрашивается с помощью дискретизатора 3 в момейты действия импульсов на выходе первого делителя 10 частоты, который совместно с блоком 7 добавле. ния-исключения импульсов выполняет функции дискретного фазовращателя.

Зквивалентная полоса пропускания регулируется с помощью первого реверсивного счетчика 6, Время задержки блоком 4 задержки равняется длительности единичного символа. Детектор 9 переходов из выходного сигнала второго реверсивного счетчика 8 вырабатывает сигнал "+1", если в двух со- . седних тактах следует комбинация 01, сигнал "-1", если в соседних тактах следует комбинация 10, и сигнал "0", если в соседних тактах следуют комбинации 00 или 11, при этом на выходах перемножителя 5 выделяются сигналы ошибки, которые принимают одно з 126) из .трех значений: нуль на обоих выЪ ходах; "1" на первом выходе и "0" на втором выходе; "0" на первом выходе и "1" на втором выходе.

Эти сигналы управляют работой

5 первого реверсивного счетчика 6, определяя направление его счета. Количество импульсов, поступивших на тактовый вход второго реверсивного счетчика 8, между соседними импульса- 10 ми на его установочном входе, поступающими с первого делителя 10 часто- ты и определяющими границы символов входного сигнала будет зависеть от величины входной смеси сигнала и шума( и определяет знак поступившего очередного символа информации (фиг.2н)

Работа устройства-прототипа характеризуется следующим алгоритмом:

P = gigil (c+ -ь) л где p — оценка значения принятого символа; и — соответственно промежутки времени, когда входной сиг- 25 нал положителен и отрицателен на интервале (t, t ). л л

Очевидно t — t, = + c.

Работа предлагаемого приемника двоичных символов описывается другим алгоритмом

/ р, 1ц -6 )5 (4 +- ° т-, где К ) 1 — некоторый коэффициент, равный величине коэффици З5 ента деления третьего делителя 22 частоты (на фиг,2k величина К равна ф ь,,, >, 4 — соответственно время на- 40 хождения входного сигнала в диапазонах (+в Е), (+Е, О), (О, -E), (-Е, -m) в течение времени анализа символа на интервале (t<, t<).

При этом t< — t =, Фс +ii>+74, Автоподстройка порогового напряжения Е производится следящей системой таким образом, чтобы отношение средних времен присутствия входного сигнала внутри и вне порогов (-Е,+Е) равнялось определенной величине, равной коэффициенту деления Б второго55 делителя 17 частоты.

Величины,,, ь и, зависят не только от знака входной смеси

137 сигнал-шум, но и от ее величины в отличие от устройства-прототипа, где. и зависят лишь от знака вход"

1 ной смеси. 1аким образом, повышение помехоустойчивости приема двоичных символов достигается за счет учета не только знака, но и величины входной смеси сигнал-шум.

Формула изобретения

Приемник двоичных символов, содержащий последовательно соединенные фильтр нижних частот, ограничитель урочня, дискретизатор, блок задержки и перемножитель, выходы которого . через первый реверсивный счетчик подключены к управляющим входам блока добавления-исключения импульсов, второй реверсивный счетчик, детектор переходов сигнала, первый делитель частоты и эталонный генератор, выход которого подключен к тактовому входу блока добавления-исключения импульсов, выход которого через первый делитель частоты подключен к второму входу дискретизатора и к установочному входу второго реверсивного счетчика, выход которого через детектор пере-» ходов сигнала соединен с вторым входом перемножителя и является выходом приемника, при этом реверсирующий вход второго реверсивного счетчика подключен к выходу ограничителя уровня, а вход фильтра нижних частот является входом приемника, о т л ич а ю шийся тем, что, с целью повышения помехоустойчивости, в него введены первый и второй компараторы, элемент ИЛИ, последовательно соединенные первый элемент НЕ, первый элемент И и второй делитель частоты, второй элемент НЕ, второй элемент И, последовательно соединенные третий реверсивный счетчик и цифроаналоговый преобразователь, третий делитель частоты и коммутатор, выход которого подключен к тактовому входу второго реверсивного счетчика, причем инвертирующие входы первого и второго компараторов соединены с выходом цифроаналогового преобразователя, выход элемента ИЛИ подключен к первому входу второго элемента И, входу пер вого элемента НЕ и к управляющему входу коммутатора, выходы второго элемента И и второго делителя частоты

137, 4 первого компаратора и через второй элемент HE †. к неинвертирующему входу второго компаратора, сигнальные входы коммутатора соединены с выходами эталонного генератора и третьего делителя частоты, выходы первого и второго компараторов подключены к входам элемента ИЛИ, й

Составитель В.Зенкин

Редактор М.Недолуженко Техред И.Ходанич КорректорА.Зимокосов

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Заказ 5247/59

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

S 1261 соединены соответственно с входами обратного и прямого счета третьего реверсивного счетчика, а вторые входы первого и второго элементов И н вход третьего делителя частоты подключены к выходу эталонного генератора, при этом выход фильтра нижних частот подключен к неинвертирующему входу

t