Устройство для вычисления квадратного корня

 

Изобретение относится к вычислительной технике и позволяет сократить время вычисления квадратного корня за счет уменьшения числа сумми-. рований. Устройство содержит счетчики 1, 2, W, накапаливающий сумматор-сдвиг атель 3, мультиплексор 4, шифратор 5, элемент ИЛИ 6, регистр 7, элемент 8 сравнения, триггер 9, элемент И 10, сдвигатель 12, элемент 2И-Ш1И 13, вход 14 аргумента , вход 15 последовательного считывания, вход 16 начальной установки устройства, выход 17 результата и выход 18 признака окончания работы устройства. Вычисление проводится в три этапа: нормао лизация аргумента, вьиисление квад (Л ратного корня методом обратных функций , денормализация и выдача результата 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН

„„SU„1264167

А1 (б!! 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / "

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3819095/24-24 (22) 04,12,84 (46) 15, 10,86. Вюп. Р 38 (71) Таганрогский радиотехнический институт им. В. Д. Капмыкова (?2) В. Е. Золотовский и P. В. Коробков (53) 681,325(088.8) (56) Авторское свидетельство СССР

У 362297, кл. G 06 F 7/38, !972.

Авторское свидетельство СССР

h -.611208, кл. G 06 F 7/38, 1978.

Авторское свидетельство СССР

М 1125618, G 06 F 7/552, 1983. (54) УСТРОЙСТВО ДЛЯ .ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и позволяет сократить время вычисления квадратного корня за счет уменьшения числа сумми-. рований. Устройство содержит счетчики 1, 2, Ы, накапаливающий сумматор-сдвигатель 3, мультиплексор 4, шифратор 5, элемент ИЛИ 6, регистр 7, элемент 8 сравнения, триггер 9, элемент И 10 сдвигатель 12, элемент 2И-ИЛИ 13, вход 14 аргумента, вход 15 последовательного считывания, вход 16 начальной установки устройства, выход 1 7 результата и выход 18 признака окончания работы устройства. Вычисление проводится в три этапа: норма- с

Ю лизация аргумента, вычисление квадратного корня методом обратных функ- Q) ций, денормализация и выдача результата, 1 ил.

1264167

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, Цель изобретения — повышение быстродействия устройства за счет уменьшения числа суммирований.

На чертеже показана структурная схема устройства.

Устройство содержит первый счетчик l, второй счетчик 2, накапливающий сумматор-сдвигатель 3, мультиплексор 4, шифратор. 5, элемент ИЛИ 6, регйстр 7, элемент 8 сравнения, триггер 9, элемент И 10, третий счетчик ll, сдвигатель 12, элемент 2ИИЛИ 13, вход 14 аргумента, вход 15 ..последовательного считывания, вход

l6 начальной установки устройства, выходы 17 результата и выход 18 признака окончания работы устройства.

Устройство работает следующим образом.

Аргумент, поступающий на вход 14, по сигналу с входа 16 С записывается в регистр 7. Одновременно этот

25 сигнал сбрасывает в нуль счетчики ll, и триггер 9. Затем на вход 15 поступает серия сигналов С,, Так как триг.— гер 9 находится в нулевом состоянии, то сигнал с входа 15 через эле30 мент 2И-ИЛИ 13 поступает на вход сдвига регистра 7, Старшие два разряда аргумента анализируются элементом ..8 сравнения. Если оба разряда нулевые, то сигнал появляется на выходе признака равенства нулю.элемента сравнения. Этот сигнал наращивает на 1 содержимое счетчика 11. Следующий сигнал повторяет указанную операцию. Это происходит до тех пор, пока хотя бы один из текущих. двух разрядов не будет отличен от нуля, В этом случае сигнал появляется на выходе признака неравенства нулю эле- мента сравнения, который перебрасывает триггер 9 в единичное состояние, Открывается элемент И 10, и сигнал с входа 15 поступает на шифратор 5.

Так как второй счетчик 2 содержит нуль, входы мультиплексора отключены и на его выходе фиксируется состояние нуля. В соответствии с алгоритмом работы шифратора 5 сигнал появляется на его третьем. выходе. По это-. му сигналу происходит сдвиг содержи- 55 мого накапливающего сумматора-сдвигателя 3 на два разряда с одновременной записью двух разрядов из регистра 1 по последовательному информационному входу в два младших разряда сумматора-сдвигателя. Кроме того, происходит сдвиг содержимого первого счетчика 1 и увеличение содержимого второго счетчика 2 на единицу.

Переход триггера 9 в единичное состояние блокирует элемент 8 сравнения. На этом текущая операция заканчивается. По следующему сигналу от второго. счетчика мультиплексор 4 пропускает содержимое второго разряда сумматора-сдвигателя 3 на вход шифратора 5. Здесь возможны два случая. значение предыдущих двух разрядов равно (01); значение предыдущих двух разрядов равно (10).

В первом случае сигнал появляется на третьем выходе шифратора 5 и происходит сдвиг содержимого регистра 7, счетчика 1 и накапливающего сумматора-сдвигателя 3, в младшие освободившиеся разряды которого записывается следующие два разряда из регистра 7. Одновременно содержимое счетчика 2 увеличивается на 1, что приводит к подключению на следующем шаге к выходу мультиплексора 4 третьего разряда накапливающего сумматорасдвигателя 3..

Во втором случае на выходе мультиплексора 4 формируется единичный сигнал, что ведет к появлению сигнала на первом выходе шифратора 5.

Этот сигнал поступает на вход йоложительного приращения счетчика 1 и ! через элемент ИЛИ 6 — на первый разряд накапливающего сумматора-сдвигателя 3. По сигналу, поступающему на вход положительного приращения первого счетчика 1, происходит вычитание содержимого счетчика 1 из содержимого накапливающего сумматорасдвигателя 3. По заднему фронту сигнала на входе положительного приращения счетчика 1 его содержимое увеличивается на 1. На этом операция заканчивается., По следующему сигналу вновь анализируется разряд накапливающегося сумматора-сдвигателя 3.. Если он не нулевой, то повторяется операция вычитания и наращивание счетчика l на единицу. Это продолжается до тех пор, пока анализируемый разряд не окажется нулевым. Если он нулевой, то вырабатывается сигнал на третьем выходе шифратора 5 и происходит

1264 !67

25 сдвиг содержимого регистра 7, счетчика 1 и накапливающеro сумматорасдвигателя 3, в младшие разряды которого записываются выталкиваемые из регистра 7 разряды. Одновременно счетчик 2 наращивается на единицу, тем самым подключая к шифратору 5 следующий старший разряд.

В процессе вычитания содержимое накапливающего сумматора-сдвигате10 ля 3 может стать отрицательной величиной. В этом случае, если анализируемый разряд равен нулю (в абсолютной форме он равен 1), то вырабатывается сигнал на втором выходе шифратора 5. Этот сигнал поступает на вход отрицательного приращения счетчика 1 и через элемент ИЛИ 6 — на вход младшего разряда накапливающего сумматора-сдвигателя 3. При поступлении сигнала на вход отрицательного приращения счетчика 1 по переднему фронту происходит вычитание единицы из содержимого счетчика. Ло окончании переднего фронта производится выдача прямого кода из счетчика 1. В результате происходит сложение содержимого счетчика 1 с содержимым накапливающего сумматора-сдвигателя 3. Эта операция повторяется до тех пор, пока анализируемый разряд не окажется нулевым (здесь разряд рассматривается с точки зрения абсолютного значения, т.е. нулевым считается разряд, равный нулю при 35 положительной невязке и 1 — йри отрицательной).

Шифратор 5 реализован по следующим булевым выражениям. Обозначим

1 - выход элемента И 14; Х вЂ” выход 40 мультиплексора 4; Х „ — значение знакового разряда накапливающего сумматора-сдвигателя 3, П1, П, П вЂ” ! ,соответственно сигнал на первом, втором и третьем выходе шифратора 5, 45

Тогда

Ф

4 зн

П Х4" ХЪИ 4d

П -(p,òT1 4d

Операции в их сочетании выполняют-: ся до тех пор, пока не будут определены все -разрядов результата. Этот момент фиксируется переходом второго счетчика 2 в исходное нулевое состо- 55 яние, что определяется появлением сигнала на выходе 18 окончания работы устройства.

Результат снимается с выхода 7 сдвигателя на выход 17 результата.

Блок 12 сдвигает полученный в счетчике 1 корень квадратный вправо на величину, зафиксированную в третьем счетчике 11. Эта вепичина равна половине количества нулей, стоящих перед значащей 1. Например, если Х

=0,000001101, то Х представляется в виде Х=0,01101 2, а Х=0,01101 ° 2, В счетчике 11 фиксируется число нулевых групп из двух разрядов, поэтому его содержимое может непосредственно использоваться как параметр сдвига.

Алгоритм, который реализует устройство, можно разбить на три этапа.

Первый этап — нормализация аргумента, осуществляемая последовательным сдвигом аргумента в регистре 7 без выполнения операций, до тех пор, пока аргумент не попадает в интер-: вал 1/4<ХС1.

На втором этапе осуществляется вычисление корня квадратного методом обратных функций, преобразованного для работы с приращениями. Величина квадратного корня, накапливаемая в счетчике 1, вычисляется по формуле

/х Ях )+, (лГ) . ! 1

Веса приращений при этом изменяются инкрементно, т.е. отличаются друг от друга как степень. двойки. Для суммирования приращений, вес которых отличается от веса предыдущего приращения, содержимого счетчика предварительно сдвигается вправо, и тем самым выравнивается вес младшего разряда содержимого счетчика и вес поступающего приращения, В накапливающем сумматоре-сдвигателе 3 формируется текущая невязка, по старшему значащему разряду которой определяется приращение. Текущая невязка вычисляется в соответствии с выражением „ „, - A) (" х)„, +(" х) где Х вЂ” два или четыре старших разряда (два при наличии 1 в первом старшем разряде и четыре при наличии I только во втором старшем разряде).

Как видно, невязка по длине соответствуеуг квадрату искомой величины, т.е. имеет 2п разрядов, но учитывая, 1264167 6 формула изобретения

Составитель Н. Захаревич

Редактор И. Касарда Техред B.Êàäàð

Корректор А. Тяско

Заказ 5563/49 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 что старшие разряды невязки равны нулю и сдвиг происходит только в случае, если текущий анализируемый разряд становится равным нулю, в сумматоре-сдвигателе 3 достаточно иметь такое же число разрядов, сколько имеет счетчик 1, увеличенное на 2, т,е, (i +2.

Третий этап — денормализация и выдача результата. Так как при вычислении аргумента предварительно сдвигается, то результат оказывается увеличенным в Ч 2, где P — - число нулевых групп (каждая группа содержит два разряда). Чтобы результат был верен, его необходимо сдвинуть вправо на P разрядов (разделить на 2 ), что осуществляется в сдвигателе 12.

Устройство для вычисления квадратного корня, содержащее два счетчика, накапливающий сумматор-сдвигатель, мультиплексор, шифратор, элемент ИЛИ, причем выходы первого счетчика соединены с параллельными информационными входами накапливающего сумматора-сдвигателя, выходы которо- 30 го соединены с информационными входами мультиплексора, управляющие входы которого соединены с выходами второго счетчика, выход мультиплексора соединен с первым информационным входом шифратора, второй информационный вход которого соединен с выходом знакового разряда накапливающего сумматора-сдвигателя, первый выход шифратора соединен с входом 40 положительного приращения первого счетчика и с первым входом элемента ИЛИ, выход которого соединен с информационным входом младшего разряда накаПливающего сумматора-сдви- 4 гателя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет уменьшения числа суммирований, устройство содержит регистр, элемент сравнения, триггер, элемент И, третий счетчик, сдвигатель, элемент 2И-ИЛИ, причем второй выход шифратора соединен с входом отрицательного приращения первого счетчика и вторым входом элемента

ИПИ, информационные входы регистра подключены к шине аргумента устройства, выходы двух старших разрядов регистра соединены с последовательным информационным входом накапливающего сумматора-сдвигателя и с первым и вторым информационными входами элемента сравнения, выход признака равенства нулю которого соединен со счетным входом третьего счетчика, выходы которого соединены с соответствующими управляющими входами сдвигателя, информационные входы которого соединены с выходами первого счетчика, выход признака неравенства нулю элемента сравнения соединен с входом установки триггера, инверсный выход которого соединен с входом блокировки элемента сравнения и первым входом элемента 2И-ИЛИ, второй вход которого соединен с первым входом элемента И и входом последовательного считывания аргумента устройства, прямой выход триггера соединен с вторым входом элемента И и третьим входом элемента 2И-ИЛИ, четвертый вход которого соединен со счетным входом первого счетчика, с входом сдвига накапливающего сумматора-сдвигателя, со счетным входом второго счетчика и подключен к третьему выходу шифратора, выход элемента 2И-ИЛИ соединен с входом сдвига регистра, вход записи которого соединен с входами сброса триггера, первого и третьего счетчиков и подключен к входу начальной установки устройства, выходы сдвигателя подключены к выходам резуль-— тата устройства, выход переполнения второго счетчика является выходом признака окончания работы устройства.