Транзисторный ключ

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 К 17/60

А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ!"

< >

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1211873, (21) 3915196/24-21 (22) 17.06,85 (46) 15.10.86. Бил. Ф 38 (72) Ю. К. Грипен (53) 621.382(088.8) (56) Авторское свидетельство СССР

И- 1211873, кл. Н 03 К 17/60, 1984. (54) ТРАНЗИСТОРНЫЙ КЛИЧ (57) Изобретение относится к импульс ной технике, может быть использовано для управляемого по программе подключения напряжения питания к импульсным потребителям мощности и является дополнительным к авт. св.

Р 1211873. Цель изобретения — улучшение коммутационных свойств, что позволяет повысить скорость коммутации реактивной нагрузки, а также помехоустойчивость коммутации в широком диапазоне температур. При этом обеспечивается высокая надежность работы

„„SU„„1264332 А 2 ключа при любой емкостной нагрузке,.

При выключении транзисторного ключа сначала осуществляется предварительный разряд емкости нагрузки через девятый резистор ll и третий транзистор 16, а окончательный разряд емкости осуществляется через четвертый транзистор 17, который остается постоянно включенным и шунтирует нагрузку в течение всего времени выкюпоченного ее состояния. Управление работой транзисторов осуществляется с . помощью инвертора 18 и элемента И 19, Транзистор 17 включается только после того, как напряжение на нагрузке Ф уменьшится до заданной величины, что исключает его перегрузку импульсным током. Улучшение характеристик достигается за счет того, что s предлагаемом ключе осуществляется не только контролируемый Заряд емкостей нагруз- 2 ки, но также контролируемый их разряд.

1 ил.

1264332

Изобретение относится к импульсной технике, может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам и является усовершенствованием изобретения по авт. св, Р 1211873, Цель изобретения — улучшение коммутационных свойств транзисторного ключа путем увеличения скорости переключения и исключения напряжения на нагрузке при выключенном режиме.

На чертеже представлена принципиальная электрическая схема транзисторного ключа.

Транзисторный ключ содержит первый

I и второй 2 транзисторы одной структуры, десять резисторов 3-12, первый инвертор 13, первый 14 и второй 15 элементы И-НЕ, третий 16 и четвертый

17 транзисторы, другой структуры, второй инвертор 18, элемент И 19, причем эмиттер первого транзистора 1 подключен к шине 20 источника питания и первому выводу первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 21 подключен к общей шине 22, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьегО резистора 5 и через четвертый резистор

6 к шине 20 источника питания, второй вывод третьего резистора 5 соединен с выходом первого элемента И-НЕ 14, первый вход которого подключен к входной шине 23 и первому входу второго элемента И-НЕ 15, выход которого через пятый резистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 20 источника питания, второй вход первого элемента И-HE 14 соединен с выходом первого инвертора 13, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 к общей шине 22, второй вход второго элемента -HE 15 соединен с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов, первый 24 и второй 25 конденсаторы, первый вывод первого конденсатора 24 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной

22 и первым выводом второго конденсатора 25, второй вывод которого под20

55

40 ключен к эмиттеру первого транзистора I вход второго инвертора 18 подключен к входной нине 23, а выход соединен с первым входом элемента И 19 и через восьмой резистор 10 с базой третьего транзистора 16, коллектор которого через девятый резистор 11 соединен с коллекторами первого l u четвертого 17 транзисторов, база четвертого транзистора 17 через десятый резистор 12 соединена с выходом элемента И 19, второй вход которого подключен к вьгходу первого инвертора 13 при этом эмиттеры третьего 16 и четвертого 17 транзисторов объединены и подключены к общей нине 22, Транзисторный ключ работает следующим образом.

В исходном состоянии на входную шину 23 подается низкий уровень напряжения (логический ноль), который поступает .на первые входы элементов

И-НЕ 14 и 15, на выходах которых устанавливается высокий уровень напряжения. При этом транзисторы l и 2 закрыты и, следовательно, нагрузка

2I отключена от шины 20 источника питания. При отсутствии напряжения на нагрузке 21 на втором входе элемента И-НЕ 15 и входе первого инвертора 13 устанавливается уровень логического нуля, а на выходе инвертора )3 — уровень логической единицы, который поступает на второй вход элемента И-НЕ 14 и второй вход элемента И 19. Кроме того, в исходном состоянии логический ноль с входной шины 23 подается на вход второго инвертора 18, с выхода которого уровень логической единицы поступает на первый вход элемента И 19. При этом через резистор 10 в базу транзистора

16 протекает ток, открывающий транзистор 16. В это время одновременно на обоих входах элемента И 19 присутствуют уровни логической единицы, в результате чего на выходе элемента И 19 устанавливается уровень логической единицы и через резистор 12 в базу транзистора 17 протекает ток, обеспечивающий открытое состояние транзистора 17. Открытый транзистор

l7 полностью шунтирует нагрузку 2) и исключает появление на ней какоголибо напряжения„ так как тепловые токи закрытых транзисторов 1 и 2 протекают через открытый транзистор 17.!

264332

При поступлении на входную шину

23 высокого уровня напряжения на выходе инвертора 18 устанавливается логический ноль, который выключает транзистор 16 и устанавливает на вы- 5 ходе элемента И !9 также уровень логического нуля, в результате чего ток в базу транзистора 17 прекращается и он выключается. Наличие на входной шине 23 высокого уровня напряжения приводит к тому, что на обоих входах элемента И-НЕ 14 одновременно оказываются уровни логической единицы, в результате чего на выходе элемента И-НЕ 14 устанавливается 15 низкий уровень напряжения, а состояние элемента И-НЕ 15 не изменяется, так как на его втором входе сохраняется уровень логического нуля, поступающий с нагрузки 21. Появление на вы- 20 ходе элемента И-НЕ 14 низкого уровня напряжения приводит к включению траи. зистора 2, и через резистор 4 осуществляется предварительный заряд эквивалентной емкости нагру-зки 21. По 25 мере роста напряжения,на нагрузке 21 увеличивается и уровень напряжения на втором входе элемента И-НЕ 15, Когда напряжение на втором входе элемента И-НЕ .15 достигнет уровня на- 30 пряжения, равного напряжению логической единипы, на обоих входах элемента

-HE 15 одновременно оказываются уровни логической единицы, в результате чего на выходе элемента И-НЕ 15 З5 появляется низкий уровень напряжения, который открывает транзистор 1, обеспечивающий дозаряд емкости нагрузки

21 и дальнейший рост напряжения на ней. 40

После включения транзистора 1 напряжение в средней точке делителя напряжения, образованного резисторами

8 и 9, достигает такой величины, при 45 которой на вход инвертора.l3 начинает поступать уровень логической единицы, а с выхода инвертора 13 на второй вход элемента И 19 — уровень логического. нуля, в результате чего на выхо-50 де элемента И-НЕ 14 появляется высокий уровень напряжения, который выключает транзистор 2. При этом состояние транзистора 1 не изменяется, он остается включенным и обеспечива- 55 ет подключение нагрузки 21 к шине 20 источника питания:на все время, в течение которого на входной шине 23 присутствует высокий уровень напряжения.

При поступлении на входную шину 23 низкого уровня напряжения на выходе элемента И-НЕ 15 устанавливается высокий уровень напряжения, в результате чего транзистор 1 выключается и отключает нагрузку 21 от шины 20 источника питания (транзистор 2 остается выключенным). Поступающий с входной шины 23 на вход инвертора 18 низкий уровень напряжения приводит к появлению на выходе инвертора 18 уровня логической единицы и включению транзистора 16. Несмотря на то, что в это время на первом входе элемента

И 19 присутствует логическая единица, элемент И !9 выключен (на его выходе логический ноль), так как на его втором входе сохраняется уровень логического нуля с выхода инвертора 13, обусловленный тем, что на входе инвертора 13 присутствует высокий уровень напряжения от еще неразряженной эквивалентной емкости нагрузки 21, При этом транзистор 17 выключен. Включившийся транзистор 16 осуществляет предварительный разряд эквивалентной емкости нагрузки 21 через резистор 11 .

По мере спада напряжения на нагрузке 21 уменьшается напряжение и в средней точке делителя напряжения. образованного резисторами 8 и 9. Когда напряжение в средней точке делителя достигнет уровня логического

1 нуля, с выхода инвертора 13 на вто-, рой вход элемента И !9 начинает поступать уровень логической единицы. ,С этого момента времени на обоих входах элемента И 19 одновременно оказываются уровни логической единицы, в результате чего транзистор 17 переходит во включенное состояние и обеспечивает доразряд емкости нагрузки 21 и в дальнейшем полное шунтирование нагрузки (шунтирование тепловых токов и токов утечки транзисторов 1 и 2).

В предлагаемом транзисторном ключе в первый момент выключения разряд эквивалентной емкости нагрузки 21 осуществляется через открытый транзистор 16 и резистор ll. Резистор 11 в ключе выбирается из условий максимально допустимого тока коллектора транзистора 16 и допустимой постоянной времени разряда эквивалентной емкости нагрузки и исключает перегруз12б4332 б входе элемента И-НЕ 15, входе инвертора 13 и транзисторе 1 за счет компенсации индуктивности проводников, соединяющих транзисторный ключ с на5 груэкой 21 и шиной 20 источника питания.

Таким образом, транзисторный ключ обладает высокими ключевыми свойствами, так как обеспечивает более высокую скорость разряда эквивалентной емкости нагрузки и позволяет полнее отключать нагрузку от источника питания при выключении. формула изобретения

Составитель Л. Багян

Редактор А. Огар Техред А.Кравчук Корректор Л. Пилипенко

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5574/57

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4

5 ку транзистора 16 по току при любом значении эквивалентной емкости нагрузки 21. (Как правило, с целью сим метрирования постоянных времени заряда и разряда эквивалентной емкости нагрузки 21, номиналы резисторов 4 и

Il целесообразно выбирать равными.)

Через резистор 11 осуществляется предварительный разряд емкости нагрузки до заданного напряжения, а 10 окончательный ее разряд и полное шунтирование нагрузки осуществляются с помощью транзистора 17, в коллекторной цепи которого отсутствуют ограни,чительные элементы тока (так как этот 15 транзистор должен иметь минимальное остаточное напряжение между коллектором и эмиттером для более эффективного шунтирования нагрузки 21).

При возникновении аварийной ситуа- 20 ции (например, при случайном попадании напряжения на отключенную от шины питания нагрузку) транзистор 17 ав автоматически переходит в выключенное состояние, так как при этом на 25 входе инвертора 13 мгновенно оказывается уровень логической единицы, а на его выходе — уровень логического нуля, который выключает элемент И 19, а. следовательно, и транзистор 17, По-З0 этому устройство защищено не только от больших разрядных токов емкости нагрузки, но и от аварийного попадания напряжения на отключенную нагрузку (последнее особенно важно, когда 35 нагрузка является кабельной линией связи).

Конденсаторы 24 и 25 позволяют исключить броски напряжения на втором

Транзисторный ключ по авт. св.

Ф 1211873, о т л и ч.а ю шийся тем, что, с целью улучшения коммутационньгх свойств, в него введены восьмой, девятый и десятый резисторы, элемент И, третий и четвертый транзисторы другой структуры, второй инвертор, вход которого подключен к входной шине, а выход соединен с первым входом элемента И и через вось мой резистор с базой третьего транзистора, коллектор которого через девятый резистор соединен с коллекторами первого и четвертого транзисторов, база четвертого транзистора через десятый резистор соединена с выходом элемента И, второй вход которого подключен к выходу первого инвертора, при этом эмиттеры третьего и четвертого транзистора обьединены и подключены к об— щей шине.