Корреляционный измеритель скорости

 

Изобретение относится к измерительной технике и позволяет обеспечить возможность измерения скорости квазинепрерывного потока и уменьшить погрешность измерения. Измеритель содержит датчики 1, 2 начала и конца пути,усилители-ограничители 3, 4,. схему И 5, блоки 6, 7 памяти, схему 8 умножения, интегратор 9, регистры 10 и 11, блок 12 сравнения, счетчик 13, блок 14 управления, таймер 15, тактовый генератор 16, схемы ИЛИ 17, 18 и индикатор 19. Блок 14 управления содержит триггеры 20-22, схемы И 23 и 24, ИЛИ 27 и 28, устройство 29 задержки и формирователь 30 импульсов. Введение новых элементов и образование новых связей между эле g ментами измерителя позволяет устранить зоны неопределенности с пони- /Л женной точностью определения скороел ти. 4 ил. . . См ю О) СП Од 00

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3869926/24-10 (22) 13.03 .85 (46) 23. 10.86. Бюл. V 39 (71) Челябинский институт механизации и электрификации сельского хозяйства (72) В,Г.Захахатнов, Ю.А.Ташкинов, В.Я.Лысков и А.Н.Шилин (53) 53 1.767 (088.8) (56) Авторское свидетельство СССР № 466453, кл. G 01 P 3/80, 1972.

Авторское свидетельство СССР № 890251, кл. G 01 P 3/80, 1979. (54) КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ

СКОРОСТИ (57) Изобретение относится к измерительной технике и позволяет обеспечить возможность измерения скорости квазинепрерывного потока и уменьшить погрешность измерения. Измеритель содержит датчики 1, 2 начала и конца пути, усилители-ограничители 3, 4,. схему И 5, блоки 6, 7 памяти, схему

8 умножения, интегратор 9, регистры

i0 и 11, блок 12 сравнения, счетчик

13, блок 14 управления, таймер 15, тактовый генератор 16, схемы ИЛИ 17, 18 и индикатор 19. Блок 14 управления содержит триггеры 20-22, схемы

И 23 и 24, схемы ИЛИ 27 и 28, устрой. ство 29 задержки и формирователь 30 импульсов. Введение новых элементов и образование новых связей между зле- Я ментами измерителя позволяет устранить зоны неопределенности с пониженной точностью определения скорос- Са ти. 4 ил.

1265618

Изобретение относится к средствам измерительной. техники и может быть использовано для измерения скорости непрерывных и квазинепрерывных потоков, в частности газовых и жидкостных потоков, Цель изобретения — обеспечение воэможности измерения скорости квази,непрерывного потока и уменьшение погрешности измерения.

На фиг. 1 представлена функциональная схема корреляционного измерителя скорости; на фиг. 2 — временные диаграммы, поясняющие работу блоков памяти; на фиг. 3 — временные диаграммы, поясняющие работу ключевого генератора; на фиг. 4 — временная диаграмма, поясняющая процесс измерения скорости квазинепрерывного потока. 20

Корреляционный измеритель скорости (фиг. 1) содержит датчики 1 и 2 ,начала и конца пути, усилители-огра)ничители 3 и 4, элемент И 5, блоки и 7 памяти, блок 8 умножения, инегратор 9, регистры 10 и 11, блок

12 сравнения, счетчик .13, блок 14 управления, таймер 15, тактовый генератор 16, схемы ИЛИ 17 и 18 и индикатор 19.

Выходы датчиков 1 и 2 начала и конца пути соответственно подключены к входам усилителей-ограничителей 3 и 4, выходами подсоединенных соответственно к первым входам блоков 6 и 7 памяти. Вторые входы последних соединены с управляющим входом счетчика 13 и первым выходом блока 14 управления, первым входом подключенного к выходу таймера 15, вход которого, являющийся входом импульса начала измерения, подсое-. динен к второму входу блока 14 управления и выходу элемента ИЛИ 17, первый вход которого является входом импульса начала измерения с датчика наличия потока (не показан). Второй вход элемента ИЛИ 17 является входом импульса начала измерения с выключа. теля (не показан). Выход тактового генератора 16 соединен с третьим входом блока 14 управления, четвертым входом подсоединенного к первому выходу счетчика 13, второй вход которого подключен к управляющему входу интегратора 9 и второму выходу блока 14 управления. Третий и четвертый выходы блока 14 управления соединены соответственно с адресными входами блоков 6 и 7 памяти, выходами

:подключенных к соответствующим входам блока 8 умножения, выход которого соединен с информационным входом интегратора 9. Пятый выход блока 14 управления подсоединен к первому входу элемента И 5, вторым входом соединенного с выходом блока 12 сравнения, первый вход которого подключен к выходу регистра 10. Шестой выход блока 14 управления подсоединен к первому входу элемента ИЛИ 18, вторым входом соединенного с выходом элемента И 5. Выход элемента ИЛИ 18 подключен к управляющим входам регистров

10 и 11 ° Информационный вход регистра

10 подсоединен к выходу интегратора 9 и второму входу блока 12 сравнения.

Информационный вход регистра 11 соединен с вторым выходом счетчика 13, а выход регистра 11, являющийся выходом измерителя скорости, подключен к входу индикатора 19.

Иа фиг. 2 приведены временные диаграммы работы блоков 6 и 7 памяти, где а — импульсы тактового генератора 16; б — сигнал sign x(r) на входе блока 6 памяти; в — содержимое ячеек блока 6 памяти; г — сигнал sign x(t+ ) на входе блока 7 памяти; д — содержимое ячеек блока 7 памяти.

Сигнум-сигналы sign x (t) и з gn х (t+Y) записываются соответственно в блоки 6 и 7 памяти с частотой тактового генератора 16 в виде последовательностей "0" и "1". При этом период частоты тактового генератора 16 должен быть на порядок меньше минимально возможной длительности импульса сигнум-сигналов

sign x(t) и sign x (t+ i), а изменение сигнум-сигналов зависит от числа частиц-меток, пересекающих световой пучок и фиксируемых датчиками 1 и 2.

Частота считывания иэ блоков 6 и 7. памяти равна частоте записи, так как осуществляется также с частотой тактового генератора 16. При этом на выходах блоков 6 и 7 памяти появляются точные копии сигнум-сигналов

sign x(t) и sign x(t+7).

Схема 8 умножения выполнена в виде логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор 9 и счетчик 13 выполнены каждый в виде суммирующего группового счетчика.

Интегратор 9 обеспечивает под1265618 зов ан прямой выход IK-триггера . На временных диаграммах работы триггера

22 обозначены: a — - сигналы на первом входе триггера 22 (пмпульсы, приходящие с выхода тактового генератора

16); б — сигналы на втором входе триггера 22 (с выхода переноса счетчика 25); в — сигналы на выходе триг. гера 22.

10 счет числа совпадений "0-0" или

"1-1" на входах схемы 8 умножения за один цикл считывания сигнум-сигналов из блоков 6 и 7 памяти.

Остальные блоки не имеют особенностей выполнения.

Блок 14 управления содержит RSтриггеры 20 и 21, IK-триггер 22, элементы И 23 и 24, счетчики 25 и 26, элементы ИЛИ 27 и 28, элемент 29 задержки и формирователь 30 импульсов.

Первый вход триггера 20 является первым входом блока 14 управления.

Первый вход триггера 21,соединенный I5 с первым входом элемента ИЛИ 28, является вторым входом блока 14. Первый вход триггера 22, соединенньпл с первым входом элемента И 24, является третьим входом блока 14 управления. 20

Второй вход триггера 20, соединенный с вторым входом элемента ИЛИ 28, является четвертым входом блока 14.

Выход триггера 21 является первым выходом блока 14 управления и под- 25 ключен к входу формирователя 30 импульсов и к первому входу элемента

ИЛИ 21, выход которого является вторым выходом блока 14. Информационные

1выходы счетчиков 25 и 26 являются соответственно третьим и четвертым выходами блока 14 управления. Выход переноса счетчика 25 является пятым выходом блока 14 и подсоединен к входу элемента 29 задержки и вторым вхо35 дам триггеров 21 и 22. Выход формирователя 30 импульсов является шестым выходом блока 14 управления..Выход триггера 20 подключен к второму входу элемента И 24, выходом 40 соединенного с первым входом элемейта И 23 и с информационным входом счетчика 26. Выход элемента ИЛИ 28 подключен к управляющим входам счетчиков 25 и 26. Выход триггера 22 под-4 соединен к второму входу элемента И

23, выходом соединенного с информационным входом счетчика 25. Второй вход элемента ИЛИ 27 подключен к выходу элемента 29 задержки. 50

На фиг, 3 приведены временные диаграммы IK-триггера 22, работающего в ключевом режиме, для чего инверсный, выход триггера 22 соединен с входами I и К. Первый вход трпгге- >5 ра 22 является входом С, второй вход триггера 22 является входом К, а в качестве выхода триггера 22 испольКорреляционный измеритель скорости работает следующим образом.

Перед началом измерений скорости на пути потока газа или жидкости устанавливают лазер (не показан) для зондирования потока двумя параллельными световыми пучкамп с базисным. расстоянием между ниии S. Датчики 1 и 2 корреляционного измерителя скорости сориентированы таким образом, чтобы иметь воэможность регистрировать факт пересечения световых пучков потоком газа или жидкости. Для удобства регистрации факта пересечения в IIOTQK вводят частицы — метки.

Оператор задает с помощью таймера 15 задержку импульса начала записи сигнум-сигналов относительно начала измерения скорости.

В исходном состоянии, когда отсутствует импульс начала измерения, тактовьп1 генератор 16 включен и посылает импульсы на третий вход блока 14 управления, т.е ° на первые входы элемента И 24 и триггера 22 поступают импульсы тактового генератора 16 (тактовые импульсы). Иа выходе триггера

22 — единичньп1 сигнал, на выходе элемента И 24 сигнал отсутствует, а следовательно, сигнал отсутствует на выходе элемента И 23. Сигналы отсутствуют также на выходе элемента И 5 и на входах и выходах таймера 15, элементов ИЛИ 17, 18, 27 и 28, триггеров 20 и 21, элемента 29 задержки и формирователя 30 импульсов. Состояние входов и выходов остальных блоков корреляционного измерителя скорости неопределенно и не имеет значения для дальнейшей работы устройства.

Импульс начала измерения поступает на один из входов элемента ИЛИ

17. В случае измерения скорости квазинепрерывного потока импульс начала измерения поступает на один из вхо1265618 дов элемента ИЛИ 17 с датчика наличия потока. (не показан), который реагирует на появление квазинепрерывного потока и может быть выполнен в виде пьезоэлектрического датчика. 5

В случае измерения скорости непрерывного потока импульс начала измерения на другой вход элемента ИЛИ

17 в нужный момент времени подает

6ператор, например, нажимая кнопку выключателя (не показан), один зажим которого соединен с входом схемы ИЛИ, а второй зажим — заземлен.

Появившийся импульс начала измерения через элемент ИЛИ 17 поступает на вход таймера 15 и на второй вход блока 14 управления, т.е. на первые входы триггера 21 и элемента ИЛИ 28.

Триггер 21 переключается в единичное состояние. Этот же импульс начала измерения, проходя через элемент ИЛИ

28 на управляющие входы счетчиков

25 и 26,обнуляет их, т.е. на адресных входах блоков 6 и 7 памяти появляются нулевые сигналы, запрещающие

25 запись и считывание.

Электрические сигналы х(с) с фото датчика 1 и х(г.) и x(t+7) с фотодатчика

2, проявляющиеся при пересечении свето. вых пучков потоком, поступают соотнетст-ЗО ненно на входы усилителей-ограничителей 3 и 4, которые преобразуют эти сигналы соответственно в сигнум-сигналы sign x(t) и sign x(t+1) . Сигнумсигналы поступают на первые входы 35 блоков 6 и 7 памяти, но не записываются в них, так как на адресных входах блоков 6 и 7 памяти нулевые сиг- налы.

Единичный сигнал с выхода тригге- 40 ра 21, т.е. с первого выхода блока

14, поступает на вторые входы блоков

6 и 7 памяти и переключает их в режим записи. Одновременно этот сигнал поступает на управляющий вход 45 счетчика 13, обнуляя его, и через элемент ИЛИ 27 — на управляющий вход интегратора 9, обнуляя его. Единичный сигнал на выходе триггера 21 существует на протяжении всего цикла запи- 50 си сигнум-сигналов в блоки 6 и ? памяти.

По истечении времени задержки таймера 15, заданной оператором, с выхода таймера 15 на первый вход 55 блока 14.управления, т.е. на первый вход триггера 20, поступает импульс, переключающий триггер 20 в единичное состояние. Единичный сигнал с выхода триггера 20 поступает на второй ,вход элемента И 24, разрешая прохождение импульсов с тактового генератора 16 через элемент И 24 на информационный вход счетчика 26 и на первый вход элемента И 23. На втором входе элемента И 23 уже есть единичный сигнал с выхода триггера 22, ко. торый разрешает прохождение тактовых импульсов через элемент И 23 на информационный вход счетчика 25.

Счетчики 25 и 26 начинают считать тактовые импульсы, поступающие на их входы, при этом на их информационных выходах появляются выраженные в двоичном коде числа 1,2,3,4,5... °

Эти числа поступают на адресные входы блоков 6 и 7 памяти и задают номера ячеек блоков 6 и 7 памяти, в которые в данный момент записываются сигнум-сигналы, соотнетстненно в блок 6 памяти — сигнал sign x(t) а в блок 7 памяти — сигнал sign x(t+i).

Числа на выходах счетчиков 25 и 26 сменяют одно другое с частотой тактового генератора 16. Таким образом, на третьем и четвертом выходах блока 14 управления появляются числа, последовательно задающие номера ячеек 6 и 7 памяти, н которые записываются сигнум-сигналы. Числа, выраженные в двоичном коде, с третьего выхода блока 14 управления поступают на адресный вход блока 6 памяти, с четвертого ныхода блока 14 — на адресный вход блока 7 памяти. Сигнумсигналы, поступающие на первые входы блоков 6 и 7 памяти, начинают записываться в ячейки блоков 6 и 7 памяти. При переполнении счетчика 25 он самоустанавливается н "0", а на его выходе переноса появляется импульс переполнения, который определяет конец цикла записи. Этот импульс поступает на нторые входы триггеров 21 и 22, обнуляя их выходы.

При этом на управляющих входах блоков 6 и 7 памяти единичный сигнал сменяется нулевым, и блоки 6 и 7 памяти переключаются в режим считывания. Формирователь 30 импульсов по срезу сигнала на выходе триггера 21 формирует импульс, который проходит с третьего выхода блока 14 через эле. мент ИЛИ 18 на управляющие входы регистров 10и 11 и разрешает запись впоследние 10 и 11 чисел в двоичном коде

1265

618 с второго выхода счетчика 13. Если же в конце второго цикла считывания число на выходе интегратора 9 меньше числа, записанного в регистре 10, на выходе блока 12 сравнения нулевой сигнал. Импульс переполнения не проходит через элемент И 5, и записи в регистры 10.и 11 не происходит, в регистрах 10 и 11 остаются ранее записанные числа. Спустя некоторое время, определяемое задержкой времени, элемента 29 задержки, импульс переполнения появляется на выходе элемента ИЛИ 27, т.е. на втором выходе блока 14 управления. С второго выхода блока 14 управления этот импульс поступает на управляющий вход интегратора 9, обнуляя его, и на информационный вход счетчика 13, записывая в него еще одну единицу. В счетчике

13 будет записано число "3" — номер следующего начинающегося цикла считывания сигнум-сигналов из блоков 6 и 7 памяти.

Счетчик 26 переполняется скорее, чем счетчик 25, самоустанавливается

40 в "0" и снова начинает считывать с единицы. При переполнении счетчик

25 самоустанавливается в "0", и на

его выходе переноса появляется импульс переполнения, который поступа45 ет на второй вход триггера 22 и обнуляет его. Этот же импульс перепол- нения с пятого выхода блока 14 управления поступает на первый вход элемента И 5, если в этот момент времени на второй вход схемы И 5 поступает единичный сигнал с выхода блока

12 сравнения, то импульс переполнения проходит через элементы И 5 и

ИЛИ 18 на управляющие входы регистров 10 и 11. В регистр 10 при этом записывается число с выхода индикатора 9, а в регистр 11 — число "2"

9, блоков 6 и 7 памяти и соответствует

его началу.

Нулевой уровень на выходе триггера 22 после обнуления его импульсом переполнения счетчика 25 запрещает прохождение тактовых импульсов на информационный вход счетчика 25, в то время, как на информационный вход счетчика 26 эти импульсы продолжают поступать. Импульс, пришедший с так- 10 тового генератора 16 на первый вход триггера 22, переключает его в единичное состояние, разрешая прохождение тактовых импульсов на информационный вход счетчика 25. Вследствие 15 этих переключений триггера 22 число на информационном выходе счетчика

25 будет на две единицы меньше числа на информационном выходе счетчика 26 на протяжении всего второго цикла 20 считывания. Это означает, что сигналы будут считываться одновременно из

1-й ячейки блока 6 памяти и из 3-й ячейки блока 7 памяти, из 2-й ячейки блока 6 памяти и из 4-й ячейки блока

7 памяти, т.е. из и-й ячейки блока 6 памяти и и+2-й ячейки блока 7 памяти.

Сигналы, считываемые из ячеек блоков

Ь и 7 памяти, поступают на входы блока 8 умножения, и в случае совпаде- 30 ния состояний входов блока 8 умножепия единица с выхода этой схемы поступает на информационный вход интегратора 9. Последний накапливает число совпадений в течение второго циклаЗ5 считывания. Блок 12 сравнения сравнивает числа, поступающие на его входы с интегратора 9 и регистра 10.

Ъ

Нулевой уровень на выходе триггера 22 сохраняется до прихода следующего тактового импульса, который переключает триггер 22 в единичное состояние, разрешая тем самым прохождение тактовых импульсов на информационный вход счетчика 25. Вследствие переключений триггера 22 число на информационном выходе счетчика 25 будет на три единицы меньше числа на информационном выходе счетчика

26 на протяжении всего третьего цикла считывания. При этом осуществляется одновременное считывание из 1-й ячейки блока 6 памяти и 4-й ячейки блока 7 памяти, из 2-й ячейки блока

6 памяти и 5-й ячейки блока 7 памяти, т.е. из и-1 ячейки блока 6 памяти и и+3-й ячейки блока 7 памяти. Считываемые сигналы сравниваются в блоке 8 умножения.

Интегратор 9 накапливает число совпадений в течение третьего цикла считывания, блок 12 сравнения сравнивает числа, поступающие на его входы с интегратора 9 и регистра 10..

При переполнении счетчика 25 импульс переполнения с его выхода переноса обнуляет триггер 22 и поступает на первый вход элемента И 5. Если в этот момент времени на выходе блока

12 сравнения единичный сигнал, т.е. число на выходе интегратора 9 больше числа, записанного в регистре 10, 1265618

7 которые поступают на входы регистров

10 и 11 и в этот момент рав ы "0".

На индикатор 19 постоянно выводится число, записанное н регистре 11.

Этот же импульс переполнения с выхода переноса счетчика 25 проходит через устройство 29 задержки с

;задержкой нремени на второй вход элемента ИЛИ 27. С выхода последнего, т.е. с нторого выхода блока 14, задержанный импульс поступает на управляющий вход интегратора 9, повторно обнуляя его, и на информационный вход счетчика 13, записывая в пего "1". Эта " 1" означает номер первого цикла считывания сигнум-сигпалон из блоков 6 и 7 памяти и соответствует его Началу.

Счетчик 26 переполняется однонременно со счетчиком 25, самоустанавливается в "0" и опять начинает счет с "1". При этом начинается считывание из блока 7 памяти. Нулевой уровень на выходе триггера 22 после обнуления его импульсом переполнения счетчика 75 запрещает прохо;кдение тактовых импульсов на информационный вход счетчика 25, в то время .как на информационный вход счетчика 26 эти импульсы продолжают поступать. Время существования нулевого сигнала на выходе триггера 22 меньше длительности периода частоты тактового генератора 16. Первый же импульс, приходящий с тактового генератора 16 на первый вход триггера 22, переключает его в единичное состояние. Этот единичный сигнал разрешает прохождение тактовых импульсов на вход счет40 чика 25. Вследствие этих переключений триггера 22 число иа информационном выходе счетчика 25 будет на единицу меньше числа на информационном выходе счетчика 26 на протяжении всего

45 первого цикла считывания. Это означает, что в течение первого цикла считывания сигнум-сигналов пз блоков б и 7 памяти сигнум-сигналы будут считываться одновременно из первой ячейки блока 6 памяти и из второй ячейки

$0 блока 7 памяти, из второй ячейки блока 6 памяти и из третьей ячейки блока .7 памяти, т.е. из и-ячейки блока 6 памяти и (и+1)-й ячейки блока 7 памяти. Сигналы, считанные из ячеек блоков 6 и 7 памяти, поступают на выходы блока 8 умножения. В случае совпадения состояний входов блока 8

8 умножения посылает единицу на информационный вход интегратора 9, который накапливает число совпадений в течение первого цикла считывания. В случае несовпадения состояний входов схемы 8 умножения на ее выходе "0".

С выхода интегратора 9 накопленное число совпадений, выраженное в двоичном коде, поступает на нторой вход блока 12 сравнения, который сравнивает числа, поступающие в двоичном коде на его входы. В случае, когда число, поступающее па блок 12 сранпения с выхода интегратора 9, больше числа, поступающего с выхода регистра 10, на выходе блока 12 сравнения появляется единичный сигнал. Если число, поступающее на блок 12 сравнения с выхода интегратора 9, меньше числа, поступающего с выхода регистра 10, на выходе блока 12 — нулевой спина.

Счетчик 26 переполняется скорее, чем счетчик 25, самоустанавливается в "0" и снова начинает считать с единицы. Прп переполнении счетчик 25 самоустанавливается в "0" и а его выходе переноса появляется импульс переполнения, которьпr определяет конец первогo цикла считывания.Этот импульс переполнения поступает па второй вход триггера 22 и обнуляет его. Этот же импульс переполнения с пятого выхода блока 14 управления, т.е. с выхода переноса счетчика 25, поступает на первый вход элемента И

5, если на второй вход элемента И

5 в это время поступает единичный сигнал с выхода блока 12 сравнения, то импульс переполнения проходит через элементы И 5 и ИЛП 18 на управляющие входы регистров 10 и 11.

В регистр 10 прн этом запишется число с выхода интегратора 9, а в регистр 1 1 — число " 1" с второго выхода счетчика 13. Затем этот импульс переполнения, пройдя через элемент

29 задержки и злемепт ИЛИ 27, с некоторой задержкой времени появляется на втором выходе блока 14 управления и поступает на управляющий вход интегратора 9 и на информационный вход счетчика 13. При этом интегратор 9 обнуляется, а в счетчик

13 записывается еще одпа единица, В счетчике 13 теперь заппсано число

"2", что означает помер второго цик" ла считывания сигнум сигналов из

i 265618

12 то импульс переполнения проходит через элемент И 5 и ИЛИ 18 на управляющие входы регистров 10 и 11. В регистр 10 при этом записывается число с выхода интегратора 9, а в регистр

11 — число "3" со второго выхода счетчика 13. Если на выходе блока

12 сравнения нулевой сигнал, т,е. число на выходе интегратора 9 меньше числа, записанного в регистре 10, то 10 импульс переполнения не проходит через элемент И 5, и записи в регистры

10 и 11 не происходит. В регистрах

10 и 11 остаются ранее записанные числа. Спустя некоторое время импульс15 переполнения, задержанный в элементе

29 задержки, описанным образом обнуляет интегратор 9 и записывает в счетчик 13 еще одну единицу. В счетчике 13 будет записано число "4" — 20 номер следующего начинающегося цикла считывания сигнум-сигналов из блоков

6 и 7 памяти.

Нулевой уровень на выходе тригге.ра 22 сохраняется до прихода следующего тактового импульса, который пе реключает триггер 22 в единичное со- стояние, разрешая тем салым прохождение тактовых импульсов на информационный вход счетчика 25. Далее четвертый цикл считывания происходит аналогично описанному. Таким же образом происходит пятый, шестой и все последующие циклы вплоть до последнего, например сотого, цикла считывания.

В сотом цикле считывания осуществляется одновременное считывание из

1-й ячейки блока 6 памяти и 101-й ячейки блока 7 памяти, т.е. из и-й

40 ячейки блока 6 памяти и и+ 100-й ячейки блока 7 памяти. Считанные сигналы поступают на входы схемы 8 умножения.

Интегратор 9 накапливает число совпадений в течение сотого цикла счи45 тывания. По окончании сотого цикла считывания в регистры 10 и 11 записываются числа соответственно с интегратора 9 и со счетчика 13 если в этот момент число на выходе интег50 ратора 9 больше числа, записанного в регистре 10. Если же число на выходе интегратора 9 меньше числа, записанного в регистре 10, записи в регистры 10 .и 1.1 не происходит, в них остаются ранее записанные числа. Импульс 55 переполнения счетчика 25 описанным образом обнуллет интегратор 9 и заносит еще одну единицу в счетчике

13. Последний переполняется и с его первого выхода проходит импульс на четвертьп вход блока 14 управления, т.е. на второй вход триггера 20 и через элемент ИЛП 28 на управляющие входы счетчиков 25 и 26. Последние

f обнуляются, и нулевой сигнал с их информационных выходов поступает на адресные входы блоков 6 и 7 памяти, запрещая считывание и запись.

В конце последнего цикла считывания в регистре 10 записано л»аксимальное число совпадений, считанных из блоков 6 и 7 памяти сигнум-сигналов на входах схемы 8 умножения, т.е. максимум взаимной корреляционной функции сигнум-сигналов, достигнутый за сто циклов считывания. В регистр

11 при этом записано число m которое индуцируется в двоичном коде на индикаторе 19 и означает номер цикла считывания, в котором был достигнут максимум совпадений. В m-ом цикле считывания одновременно считывают сигнум-сигналы иэ и-й ячейки блока 6 памяти и n+m-й ячейки блока 7 памяти. Иаксимул» совпадении сигнум-сигналов достигается при равенстве вреА менного сдвига l при считывании сигнум-сигналов иэ блоков 6 и 7 памяти и времени транспортного запаздывания.

С учетом того, что сдвиг на .одну единицу номеров ячеек блоков 6 z» 7 памяти соответствует по времени периоду частоты тактового генератора 16, можно определ»»ть:

=mT! где 2 — время транспортного запаздывания> с — временной cpzzz»r с;

m — - номер цикла считывания, в котором был достигнут максимум совпадений сигнум-сигналов (л»аксимул» взаимной корреляционной функции);

Т вЂ” период частоты тактового ге- . нератора 16, с.

Найденное время и является временем транспортного запаздывания зная которое несложно определить скорость.

Цикл вычислений закончен, .устройство в исходном состоянии. Тактовый генератор 16 включен и посылает импульсы на третий вход блока 14 управления, т.е. на первые входы схел»ы Н

1265618

1З

24 и триггера 22 поступают тактовые импульсы. На выходе триггера 22единичный сигнал, на выходе схемы

И 24, а значит и на выходе схемы И

23 сигнал отсутствует. Сигнал отсутствует также и на выходе схелы

И 5, ва выходах и входах таймера

15, схем ИЛИ 17, 18, 27 и 28, триггеров 20 и 2 1, устройства 29 задержки и формирователя 30 импульсов. Состояние входов и выходов остальных блоков корреляционного измерителя скорости не имеет значения для дальнейшей работы устройства. Корреляционный измеритель скорости готов к следующему измерению.

Временная диаграмма, поясняющая процесс измерения скорости квазинепрерывного потока, приведена на чертеже фиг. 4, где гз« - время записи сигнум-сигналов; t — время существования квазинепрерывного потока; с,> — время задержки записи сиглум-сигналов относительно момента появления квазинепрерывного патака.

Формула изобретения

Корреляционный измеритель скорости, содержащий датчики начала и конца пути, соединенные с входами двух усилителей-ограничителей, элемент

ИЛИ, первый регистр, блок умножения, интегратор, тактовый генератор и счетчик, отличающийся тем, что, с целью обеспечения возможности измерения скорости квазинепрерывного потока и уменьшения погрешности измерения, в него введены элемент И, два блока памяти, второй регистр, блок сравнения, блок управпения и таймер, при этом выходы усилителей-ограничителей подсоединены к первым входам блоков памяти, вторые входы которых соединены с управляющим входом счетчика и первым выходом блока управления, первым входом подключенного к выходу таймера, вход которого подсоединен к второму входу блока управления и является

10 входом импульса начала измерения, а выход тактового генератора соединен с третьим входом блока управления, четвертым вхацом падсаединенного к первому выходу счетчика, инфор15 мационный вход которого подключен к управляющему входу интегратора и второму выходу блока управления, третий и четвертый выходы блока управления соединены соответственна с адресными

20 входами первого и второго блоков памяти, выходами подключенных к соответствующим входам блока умножения, выход которого соединен с информационным входом интегратора, а пятый выход блока управцения подсоединен к первому входу элемента И, вторым входом саединепнаго с выходом блока сравнения, первый вход которого подключен к выходу первого регистра, а

30 шестой выход блока управления подсоединен к первому входу элемента

ИЛИ, вторым входом соединенного с выходом элемента И, выход элемента

ИЛИ подключен к управляющим входам первого и второго регистров, при этом информационный вход первого регистра подсоединен к выходу интегратора и второму входу блока сравнения, информационный вход второго регистра соединен с вторым выходом счетчика, а выход второго регистра является выходом измерителя.

1265618

Составитель Ю.Мручко

Редактор Н.Яцола Техред И.Попович Корректор А. Зимокосов

Заказ 5655/39 Тираж 778 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4