Многоканальный преобразователь код-частота

 

Изобретение относится к области автоматики и вычислительной тех1ШКИ и может быть использовано в устройствах преобразования информации. Целью изобретешь является повышеiffle быстродействия, надежности и расширение функциональных возможностей за счет обеспечения регулирования длительности выходных импульсов. Преобразователь работает в насколько циклов. В нервом щоше происходит обнуление оперативного накопителя путем формирования в счетчике импульсов монотонно-возрастающего кода с помощью генератора и myльcoв и триггера . На выходе блока сравнения формируется нулевой сигнал, который записывается в ячейки оперативного накопителя . На втором цикле происходит первичная запись исходной однобитовой информации с входной шины данных в ячейки оперативного накопителя по соответствующим адресам. На третьем этапе происходит непосредственно преобразование путем обращения к страницам и ячейкам оперативного накопителя по кодам счетчика. При считывао iS нии единичной информации из ячейки оперативного накопителя триггер групФ пы триггеров, номер которого опредеС ляется дешифратором, устанавливается в состояние 1, опрашиваемая ячейка обнуляется сигналом со счетчика , а в ячейку с адресом, определяемым сумматором и равным сумме предыдущего и текущего содержимого регистра , записывается однобитовая инN5 формации. 2 ил. 05 чЗ о ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) Ш4 ПОЗИ 1 86

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3870111/24-24 (22) 11.03.85 (46) 30.10.86. Бюл. Р 40 (72) Б.Н.Игнатов и Н.A.Ìàìàòêàçèí (53) 681.325 (088.8) (56) Гитис Э.И. Преобразователь информации для электронных цифровых вычислительных устройств. H,: Энергия, .1970, с.234-239, рис. 5-104.

Авторское свидетельство СССР

1(1069559, кл. G 06 Г 5/00, 1982. (54) ЬП10ГОКАНА31ЬНЪЫ ПРЕОБРАЗОВАТЕЛЬ

КОД-ЧАСТОТА (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах преобразования информации.

Целью изобретения является повышение быстродействия, надежности и расширение функциональных возможностей за счет обеспечения регулирования длительности выходных импульсов.

Преобразователь работает в несколько циклов. В первом цикле происходит обнуление оперативного накопителя путем формирования в счетчике импульсов монотонно-возрастающего кода с помощью генератора импульсов и триггера. На выходе блока сравнения формируется нулевой сигнал, который записывается в ячейки оперативного накопителя. На втором цикле происходит первичная запись исходной однобитовой информации с входной шины данных в ячейки оперативного накопителя по соответствукпцим адресам. На третьем этапе происходит непосредственно преобразование путем обращения к страницам и ячейкам оперативного накопителя по кодам счетчика. При считывании единичной информации из ячейки оперативного накопителя триггер группы триггеров, номер которого определяется дешифратором, устанавливается в состояние "1", опрашиваемая ячейка обнуляется сигналом со счет" чика, а в ячейку с адресом, определяемым сумматором и равным сумме предыдущего и текущего содержимого регистра, записывается однобитовая информация. 2 rrsr.

1267621

10

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования информации.

Цель изобретения — повьппение быстродействия, надежности и расширение функциональных возможностей за счет обеспечения регулирования длительно cTH выходных импуль сов а

На фиг. 1 изображена структурная схема многоканального преобразователя код — частота; на фиг. 2 - временные диаграммы, поясняющие работу преобразователя.

Многоканальный преобразователь код — частота содержит входные шины

1 данных, входные шины 2 адреса, регистр 3, блок 4 сравнения, генератор

5 импульсов, триггер 6, счетчик 7 импульсов, блок 8 элементов И, сумматор 9, оперативный накопитель 10, элемент 11 задержки, элемент ИЛИ 12, триггеры 13 — 16, элемент И-ИЛИ 17, дешифратор 18, группу 19 триггеров, элемент И-ИЛИ 20, элементы ИЛИ 21 и

22, элемент И 23, выходную шину 24 синхронизации, выходные 1пины 25 стробироваиия, выходные информационные пыпы 26, шину 27 логической единицы, шину 28 сброса.

На фиг. 2 обозначены импульсы с выхода генератора 5(а); импульсы с прямого выхода триггера 6(8); сигнал с выхода оперативного накопителя

10(М ; сигнал с первого выхода,дешифратора 18(); сигнал с выхода элемента 11(п) задержки; сигнал с выхода триггера 13(е); сигнал с выхода первого триггера 19 группы H(>c);

Т - Т6 — интервалы времени.

Многоканальный преобразователь работает следующим образом.

1-й цикл — обнуление оперативного накопителя 10.

Все поле оперативного накопителя 10 разбито на страницы, число ко, торых соответствует числу каналов

1 преобразования.

Допустим, что число каналов преобразования равно 16-ти. Б этом слуФ чае число младших разрядов счетчика

7 равно четырем и равно числу разря-, дов блока 4 сравнения и числу старших адресных разрядов оперативного накопителя 10. Число младших адресных разрядов оперативного накопителя 10 должно быть не меньше разряд20

Г

55 ности максимального исходного кода на входной шине i данньп:.

По сигналу "Сброс" на шине 28 происходит установка в "0" триггеров

6,13 — 16, регистра 3, счетчика 7.

Сигналы с выхода генератора 5 (фиг. ?а) производят попеременное переключение триггера 6 в положение

"0" и "1" (фиг. 2о). В моменты переключения триггера 6 из "0" в "l" на выходах счетчика 7 формируется монотонно-возрастающий код, поступающий на адресные входы оперативного накопителя 10.

На стробирующем входе блока 4 сравнения сигнал с выхода элемента

И-ИЛИ 20 равен нулю, так как на выходе триггера 13 сигнал соответствует нулевому уровню, поэтому .на выходе блока 4 сравнения формируется сигнал нулевого уровня, который поступает на информационный вход оперативного накопителя 10 и на стробирующие входы блока 8 элементов И. Таким образом, в ячейки оперативного накопителя 10 записываются сигналы нулевого уровня. По сигналу с выхода переполнения счетчика 7 триггеры 14 и 15 переключаются в единичное положение.

Начинается второй этап — этап первичной записи исходной информации с входной шины 1 данных в ячейки оперативного накопителя 10.

При этом сигнал "1" с выхода триггера 15 поступает на второй информационньпЪ вход элемента И-ИЛИ 17, через элемент ИЛИ 12 — на информационный вход триггера 13 и на второй стробирующий вход элемента И-ИЛИ 20.

На выходе элемента И-ИЛИ 17 формируется сигнал высокого уровня, который поступает на вьтодные шины 24 синхронизации преобразователя. На выходных шинах 25 стробирования преобразователя формируется код, соответствующий номеру канала преобразования.

По данным сигналам (момент времени Tl фиг.2) из внешнего абонента на входные шины 1 данных выводится число — исходными код, а на входные шины 2 адреса — код адреса данного числа. В момент времени Т3 (фиг.2) в регистре 3 устанавливается код исходного числа.

В этот момент времени триггер 13 переключается в единичное положение по переднему фронту сигнала с выхода генератора 5.

267621 4

"1", время появления которого пропорционально значению исходного кода, На выходах триггера 6 формируются сигналы "Чтение" и "Запись", а на выходах счетчика 7 — монотонно-возрастающий код адреса оперативного накопителя 10. По коду младших разрядов счетчика 7 происходит обращение к страницам оперативного накопителя 10, а по коду старших разрядов счетчика выбирается ячейка в соответствующей странице. оперативного накопителя 10.

Код старших разрядов счетчика 7 повторяется на выходе сумматора 9 до тех пор, пока ка выходе оперативного накопителя 10 возникает сигнал

3 .1

Сигнал "1" с выхода триггера 13 через элемент И-ИЛИ 20 поступает на стробирующий вход блока 4 сравнения, с выхода которого поступает далее на информационный вход оперативного накопителя 10 и на стробирующие входы блока 8 элементов И.Код исходного числа с выхода регистра 3 через последовательно соединенные элементы И блока 8 и сумматор 9 поступает на адресные входы младших разрядов оперативного накопителя 10. На другие адресные входы сумматора 9 с выходов старших разрядов счетчика 7 поступает нулевое значение кода. В ячейку оперативного накопителя 10 по адресу, соответствующему исходному коду, в странице, соответствующей номеру канала, записывается бит информации в момент времени ТЗ-Т4 (фиг.2), В момент времени Т4 по сигналам на шинах 24 и 25 производится запрос следующего исходного кода.

По адресу, соответствующему исходному коду, в ячейку следующей страницы оперативного накопителя 10 происходит запись бита информации.

Аналогично по соответствующим адресам в ячейки оперативного накопиТеля 10 производится первичная запись однобитовой информации.

По окончании записи однобитовой информации в ячейку последней страницы оперативного накопителя 10 сигналом с последнего выхода дешифратора 18 через элемент И 23 триггер 16 переключается в положение "1". Сигнал с выхода триггера 16 поступает на первый стробирующий вход элемента И-ИЛИ 17 и через элемент ИЛИ 22— на обнуляющий вход триггера 15.

С этого момента времени начинается третий этап — этап преобразования

5 !

О

4Q

55 записанного в предыдущем цикле, что соответствует моменту времени Т2 (фиг. 2 Ь) .

Сигнал с выхода оперативного накопителя 10 через элемент ll задержки поступает на информационные входы триггеров группы 19. На синхровход триггера группы 19, номер которого соответствует номеру страницы оперативного накопителя 10, к которой происходит обращение, с соответствующего выхода дешифратора 18 поступает сигнал, переключающий данный триггер группы 19 в единичное положение — момент времени ТЗ (фиг.2а) .

Одновременно сигнал с выхода элемента 11 задержки через элемент

ИЛИ 12 поступает на информационный вход триггера 13 который в момент времени ТЗ также переключается в единичное положение сигналом с выхода генератора 5. Кроме того, в момент времени Т2 сигнал с выхода оперативного накопителя 10 через элемент

И-ИЛИ 17 поступает на шину 24 и-на шине 1 данных возникает последующий код числа, адрес которого соответствует коду на выходных шинах 25 стробирования. По заднему фронту сигнала на шине -24 значение кода на входной шине 1 данных фиксируется в регистре 3 — момент времени ТЗ (фиг,2), В этот же момент времени в течение времени, равного длительности сигнала генератора 5 до момента времени Т4, на адресный вход младших разрядов оперативного накопителя 10 с выхода сумматора 9 поступает код, равныи сумме кодов старших разрядов счетчика 7 и кода регистра 3. В течение этого времени в соответствии со стробирующим сигналом с выхода элемента И-ИЛИ 20 на информационный вход оперативного накопителя 10 с выхода блока 4 сравнения поступает сигнал "1". В течение времени Т4-Т5 на выходе элемента И-ИЛИ 20 и выходе блока 4 сравнения устанавливается сигнал "0".

На адресные входы младпшх разрядов оперативного накопителя 10 поступает код, равньпЧ коду на выходе счетчика 7.

Таким образом, при считывании единичной информации из ячейки оперативного накопителя 10 триггер группы 19, 5 номер которого соответствует номеру опрашиваемой страницы, устанавливается в состояние "1", опрашиваемая ячейка обнуляется в период времени

Т4-Т5 (счетчик 7), а в ячейку с адресом, равным сумме предыдущего и текущего (регистр 3} в период времени ТЗ-Т4 записывается однобитовая информация.

В дальнейшем -й триггер группы

19 обнуляется импульсом с (i+2)-ro выхода дешифратора 18 ° Последующая установка в "1" i -го триггера группы 19 происходит в момент считывания сигнала "1" из ячейки оперативного накопителя 1О. Момент переключения i --ro триггера группы 19 в "1" соответствует коду на выходе регистра 3, и, таким образом, на выходах триггеров группы 19 формируются сигналы, частота которых соответствует кодам на магистрали 1 данггых. Момент переключения i -го триггера группы

19 в "О" происходит во время появления сигнала на (i +m)-м выходе дешифратора 18, где m должно быть не менее двух и выбирается из условия получения выходного сигнала заданной длительности.

Для преобразования исходного 8-ми

1267621 6

О с я тем, что, с целью повышения быстродействия, надежности и расширения функциональных возможностей за счет обеспечения регулирования дли15 тельности выходных им11ульсов В Нр» го введены элемент задержки, второй, третий, четвертый и пятый триггеры, второй и третий элементы ИЛИ, элемент

И и регистр, информационные входы

2б которого являются соответствующими входными шипами данных, вход синхрошгзации объединен с R — входами вто,: рого и пятого триггеров и 3 -входом четвертого триггера и подключен к р5 выходу третьего триггера, установочный вход регистра соединен с выходом второго элемента И-ИЛИ и является выходной шиной синхронизации, а выходы соединены с соответствующими первыми входами блока элементов И, второй вход которого объединен с информациопггыгг входом оперативного н копителя и подключен к выходу блока сравнения, а выходы соответственно соединены с первыми входами сумматора,вторые входы которого подключены к соответствующим выходам старших разрядов счетчика импульсов, а выходы — к соответствующим адресным входам млад4О ших разрядов оперативного накопителя, вход чтения которого объединен с первым входом второго элемента

И-ИЛИ и подключен к второму выходу первого триггера, первый выход кото45 рого соединен с входом записи оперативного накопителя, выход которого соединен с вторым входом второго элеразрядного кода по 16-ти каналам необходим 1 корпус оперативного накопителя с организацией 4096xl. Частота преобразования ограничивается суммой времени выборки и записи информации одного оперативного накопителя, умноженной на число каналов преобразования.

При условии равенсгва времени выборки и чтения информации 50 нс для приведенного примера максимальная частота преобразования составляет не менее 1 мгГц, Формула изобретения ствующими входными шинами адреса, а вторые входы объедгшены с соответствующими входамн дешифратора и адресными входами старших разрядов оперативного накопителя и подключены к соответствующим выходам младших разрядов счетчика импульсов, и группу триггеров, выходы которых являются соответствующими выходными информационныии ш-шами, о т л и ч а ю щ и йМногоканальный преобразователь код — частота, содержащий первый и второй элементы И-ИЛИ, блок элементов И, сумматор, первый элемент ИЛИ, первый триггер, первый вход которого объединен с первым входом первого элемента И-ИЛИ и подключен к выходу генератора импульсов, а первый выход соединен со счетным входом счетчика импульсов, блок сравнения, первые входы которого. являются соответмента И-KIII, третий вход которого объединен с первым входом второго элемента ИЛИ и подключен к выходу шестого триггера, 5 -вход которого обьеди ен с первым входом третьего элемента ИЛИ и подключен к выходу элемента И, первый вход которого объедгшен с четвертым входом второго элемента И-ИЛИ, вторым входом первоro элемента И-ИЛИ и первым входом первого элемента ИЛИ и подключен к выходу четвертого триггера, R -вход

7 1 которого соединен с выходом второго элемента ИЛИ, а С-вход объединен с

С-входом третьего триггера и подключен к выходу переполнения счетчика импульсов, вход сброса которого соединен с выходом третьего элемента

KIH второй вход которого объединен с вторыми входами первого триггера и второго элемента KIH u R -входом третьего триггера и является шиной сброса, при этом третий вход блока сравнения соединен с выходом первого элемента И-ИЛИ, третий и четвертый входы которого объединены и под" ключены к выходу второго триггера, 267б21 8

С-вход которого соединен с выходом генератора импульсов, а З -вход — с выходом первого элемента ИЛИ, второй вход которого объединен сЭ -входамп группы триггеров и через элемент задержки подключен к выходу оперативного накопителя, причем 2 -вход третьего триггера является шиной логической еди5п1цы, вторые входы блока сравнения являются соответству5ощими выходными шинами стробирования, а

С-вход и -вход группы триггеров со" ответственно подключены к первым выходам дешифратора,второй выход которо

55 го соединен с вторым входом элемента И., 1267621

71 72 T3TOT5 76

Фие. 2

Составитель В.Войтов

Редактор E.Êîï÷à Техред В.Кадар Корректор А.Зимокосов

Заказ 5834/58 Тирал 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035 ° Москва, Ж-35 ° Раушская иаб., д.4/5

Производственно-полиграфическое предприятие, г.улаород, ул.Проектная, 4