Устройство для регистрации динамических параметров программ

 

Изобретение относится к области вычислительйой техники и предназначено для отладки программ и сбора статистических данных о динамических параметрах структур программ, выполняемых на электронных вычислительных машинах. Цель изобретения - расширение функциональных возможностей устройства за счет регистрации кода команды перехода, количества выполняемых команд в цикле и линейном участке , времени выполнения цикла и линейного участка. Устройство для регистрации динамических параметров структур программ содержит блок памяти и счетчик циклов. Сущность изобретения заключается в том, что для любого участка программы (линейного или цикла ) фиксируются не только его границы в адресном пространстве программы с подсчетом , но также и код команды перехода, количество выполненных команд и время выполнения участка. С этой целью устройство дополнительно содержит блок формирования режимов, счетчик адреса памяти , дешифратор нуля, элемент И, элемент ИЛИ, триггер управления, блок управления, счетчик числа команд, мультиплексор, регистр адерса и узел сравнения. 2 табл., 1 з.п. ф-лы. 5 ил § сл to ч|

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК (504 G 06 F 11 28 11

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

;с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3894886/24-24 (22) 07 ° 05.85 (46) 15.12,86. Бюл. ¹- 46 (72) В.Н. Заблоцкий, В.В. Грек, К.A. Кирин, С.Н. Баркетов и Н.М. Торопов (53) 681.3(088.8) (56) Авторское свидетельство СССР № 913386, кл. G 06 F 11/28, 1982.

Авторское свидетельство СССР № I057949, кл. G 06 F 11/26, 1983. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ПРОГРАММ (57) Изобретение относится к области вычислитель*ой техники и предназначено для отладки программ и сбора статистических данных о динамических параметрах структур программ, выполняемых на электронных вычислительных машинах. Цель изобретения — расширение функциональных возможностей устройства за счет регистрации кода ко„„SU„„1277119 А 1 манды перехода, количества выполняемых команд в цикле и линейном участке, времени выполнения цикла и линей.ного участка. Устройство для регистрации динамических параметров структур программ содержит блок памяти и счетчик циклов. Сущность изобретения заключается в том, что для любого участка программы (линейного или цикла) фиксируются не только его границы в адресном пространстве программы с подсчетом циклов, но также и код команды перехода, количество выполненных команд и время выполнения участка. С этой целью устройство дополнительно содержит блок формирования режимов, счетчик адреса памяти, дешифратор нуля, элемент И, элемент ИЛИ, триггер управления, блок управления, счетчик числа команд, мультиплексор, регистр адерса и узел сравнения. 2 табл., 1 з.п. ф-лы.

5 ил.

127711

Изобретение относится к вычислительной технике и может быть использовано для отладки программ и сбора статистических данных о динамических параметрах структур программ, выполняемых на электронных вычислительных машинах.

Цель изобретения — расширение функциональных возможностей устройства за счет регистрации кода команды перехода, количества выполненных команд в цикле и на линейном участке, времени выполнения цикла и линейного участка.

На фиг. 1 изображена функциональ"ная схема устройства; на фиг. 2 функционалЬная схема блока формирования режимов; на фиг, 3 — функционяль\ ная схема блока микропрограммного управления; на фиг. 4 — алгоритм работы устройства; на фиг. 5 — пример участка программы.

Устройство для регистрации динамических параметров программ (фиг.1) содержит блок 1 формирования режимов, советчик 2 адреса, дешифратор 3 нуля, элемент И 4, элемент ИЛИ 5, триггер

6 управления, блок 7 микропрограммного управления, счетчик 8 команд, мультиплексор 9, блок 10 памяти, счетчик 11 циклов, регистр 12 адреса, блок 13 сравнения, выход 14 блока 1 — признак непрерывного заполнения блока памяти, выход 15 элемента И 4, выход 16 блока 1 выход 17 35 блока 1 — разрешение регистрации, тактовые выходы 18 и 19 блока 7, выход 20 — признак записи, выход 21 коды начала линейного участка, тактовые выходы 22 — 26 блока 7 микропрог- 4О раммного управления, управляющий вход 27 мультиплексора 9, выход 28 блока 13 сравнения, первый 29 и второй 30 информационные входы устройства, вход 31 признака записи устройст- 45 ва, первый 32 и второй 33 тактовые входы устройства, третий 34 и четвертый 35 информационные входы устройства.

Блок 1 (фиг. 2) содержит триггер

36 записи, первый регистр 37, элемент

ИЛИ 38, первый элемент И 39, второй регистр 40, узел 4 1 сравнения, второй элемент И 42, информационные вхо- 5 ды 43 — 46 блока 1 (линии и связи).

Блок 7 микропрограммного управления (фиг. 3) содержит регистр 47 адреса первого ПЗУ, первое ПЗУ 48, 9

2 первый 49, второй 50, третий 51, чет- вертый 52 элементы ИЛИ, триггер 53 успешного перехода, триггер 54 линейного участка, пятый элемент ИЛИ 55, первый 56, второй 57, третий 58, четвертый 59, пятый 60, шестой 61, седьмой 62 и восьмой 63 элементы И, регистр 64 адреса второго ПЗУ, второе

ПЗУ 65, триггер 66 цикла, формирователь 67, информационные и тактовые входы 68-75 (линии и связи).

На первый информационный вход

29 устройства в блок 1 (фиг.2) поступают следующие сигналы режимов: по линии 43— сигнал режима работы блока 10 памяти (ЗП) по линии 44 — сигнал режима однократного заполнения блока 10 памяти (ОД.ЗПЛ), по линии 45 — сигнал режима работы устройства по любой программе (любой),, по линии 46 — код ключа защиты исследуемой программы.

На первый управляющий вход 31 устройства в блок 1 поступает строб заиси информации в триггер 36 записи,, егистр 37 и регистр 40.

На второй информационный вход устройства 30 в.блок 1 поступает код ключа защиты текущей программы.

На второй управляющий вход 32 устройства в блок 7 (фиг. 3) поступают следующие сигналы управления: по линии 68 — сигнал строба команды (CTP.

КМД), по линии 69 — сигнал признака успешного перехода (УСП ПРХ), по линии 70 — сигнал признака конца команды (КЦ ИЩ), по линии 7 1 — сигнал признака команды перехода (К Я.ПРХ), по линии 72 — сигнал разрешения чтения блока 10 памяти (РАЗ.ЧТ.БЦ).

На третий управляющий вход устройства 33 в блок 7 управления поступают следующие сигналы: по линии 73— первый синхросигнал (СХ.1), по линии

74 — второй синхросигнал (СХ.2), по линии 75 — третий синхросигнал (СХ.3).

На третий информационный вход 34 устройства (фиг. 1) поступают код операции и текущее значение часов процессора.

На четвертый информационный вход

35 устройства поступает текущий адрес команды.

Блок 1 формирования режимов предназначен для обеспечения режимов работы устройства и выработки ряда управляющих сигналов.

Счетчик 2 адреса памяти формирует адрес обращения к блоку 10 памяти.

1277119

Дешифратор 3 нуля служит для выработки сигнала признака нулевого состояния счетчика 2 адреса памяти.

Триггер 6 управления предназначен для временного хранения признака того, что блок 10 памяти заполнен и своим выходом подключен к управляющему выходу устройства.

Блок 7 микропрограммного управления обеспечивает разворот временной 10 диаграммы устройства.

Счетчик 8 команд предназначен для подсчета числа команд на линейном участке программы.

Счетчик 11 циклов подсчитывает 15 число повторений циклических участков программы.

Регистр 12 адреса служит для записи и временного хранения адреса перехода. 20

Блок 13 сравнения обеспечивает поразрядное сравнение содержимого регистра 12 адреса и текущего значения адреса команды.

Мультиплексор 9 предназначен для коммутации информационных потоков с выхода счетчика 8 команд, счетчика

11 циклов или четвертого 35 и третьего 34 информационных входов устройст ва на вход блока 10 памяти. 30

Блок 10 памяти необходим для записи и временного хранения регистрируемых данных.

Триггер 36 записи (фиг. 2) предназначен для обеспечения режима записи или чтения блока 10 памяти.

Регистр 37 обеспечивает режим однократного либо непрерывного заполнения блока памяти и режим работы по ключу защиты программы. 40

Регистр 40 предназначен для записи и хранения ключа защиты исследуемой программы.

Узел 41 сравнения осуществляет поразрядное сравнение ключа защиты 45 текущей программы и ключа защиты исследуемой программы.

Первый элемент И 39, элемент ИЛИ

38 и второй элемент И 42 предназначены для выработки сигнала разрешения 50 работы синхросигналов СХ.1 и СХ 2.

Регистр адреса первого ПЗУ 47 и регистр адреса второго ПЗУ 64 предназначены для формирования и временного хранения адресов соответственно первого 48 и второго 65 ПЗУ, Первое ПЗУ 48, первый 49, второй

50, третий 51 четвертый 52, пятый

55 элемент ИЛИ, первый 56, второй

57, третий 58, четвертый 59, пятый

60, шестой 61, седьмой 62 и восьмой

63 элеметы И, второе ПЗУ 65, формирователь 67 осуществляют выработку управляющих сигналов, обеспечивающих работу устройства.

Триггер 53 успешного перехода служит для хранения признака команды с успешным переходом.

Триггер 54 линейного участка предназначен для хранения признака линейного участка программы.

Триггер 66 цикла предназначен для хранения признака циклического участка программы.

Устройство работает следующим образом.

В исходном состоянии все триггеры, регистры и счетчики обнулены (цепи сброса не показаны).

Устройство может работать в режиме записи информации в блок 10 памяти или в режиме считывания информации из блока 10 памяти (фиг. 1).

В режиме записи перед началом работы в блоке 1 по первому информационному входу 29 устройства при наличии строба записи на первом управляющем входе устройства 31 устанавливается управляющая информация, определяющая режим работы устройства, реакцию на заполнение блока 10 памяти, номер ключа защиты исследуемой программы. В случае, когда в регистре 37 (фиг. 2) установлен режим регистра1 ции по конкретному коду ключа защиты, узел 4 1 сравнения сравнивает установленный в регистре 40 код с кодом ключа защиты текущей программы, поступающим по второму информационному входу

30 устройства. Если сравнение произошло, то на третьем управляющем выходе 17 блок 1 появляется сигнал, который поступает в блок 7 (фиг. 3), разрешая прохождение первого и второго синхросигналов, поступающих с третьего управляющего входа 33 устройства, через пятый 60 и шестой 61 элементы И блока 7.В случае, когда в регистре 37 (фиг. 2) установлен режим регистрации по любому коду ключа защиты, сигнал на третьем управляющем выходе 17 блока 1 появляется независимо от результата работы узла 41 сравнения.

Далее устройство в режиме записи функционирует-под управлением блока

1277119 но, 7аКлыя2 g

Tg Клоца Я

7 согласно алгоритму, представленному на фиг. 4. Работа 113У 48 и ПЗУ 65

Работу устройства рассмотрим на примере участка программы, приведенном на фиг. 6.

При поступлении (фиг. 3) по второму управляющему входу устройства

32 (по связи б8) сигнала СТР. КИД (для команды А1) и отсутствии сигнала КМЛ ПРХ (на связи 71):в регистописывается табл. 1 и 2 соответственре 41 адреса ПЗУ устанавливается код 0001, посгупающий на адресный вход ПЗУ 48.

При этом сигнал с первого выхода

ПЗУ 48 поступает по связи 22 на счетный вход счетчика 8, сигнал с второго выхода ПЗУ 48 поступает на установочный вход триггера 54 линейного

1277119 участка, сигналы с четвертого и пятого выходов ПЗУ 48 поступает через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве 5 кода "Начало линейного участка", сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий

5 1 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего

34 и четвертого 35 информационных входов устройства, т.е. код операции команды, текущее показание часов и адрес команд. Сигнал с третьего выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает формирователь 67, сигнал с выхода которо— го разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти (фиг. 1) в качестве строба записи.

Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала С3.2, который по связи t9 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса памяти, модифицируя его значение. В результате этого в блоке 10 памяти запоминается информация вида: код 00

"Начало линейного участка", код операции команды, время, адрес коман- 35 ды (А1). Счетчик 2 адреса хранит новое значение.

Далее устройство ожидает поступление следующего сигнала СТР КМД, по 40 приходу которого (для команды А2) в регистре 4 l адреса ПЗУ устанавливается код 0101, поступающий на. адресный вход ПЗУ 48. При этом сигнал с первого выхода ПЗУ 48 поступает по связи 22 на счетный вход счетчика 8 команд, модифицируя его значение.

Таким образом, в случае, когда выполняется линейный участок программы, в устройстве после фиксации его кача- 0 ла производится подсчет числа команд линейного участка в счетчике 8 числа команд.

При поступлении по второму управляющему (фиг. 3) входу устройства 51

32 (по связи 68) сигнала CTP.КМД (для команды АЗ) и наличии сигнала

КМД.ПРХ. (на связи 71) в регистре

41 адреса ПЗУ устанавливается код

0111, пос.-упа;ощий на адресный вход

ПЗУ 48. При этом сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Переход", сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи

27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выхода ПЗУ

48, пройдя через пятый 55 элемент

ИЛИ блока 7, запускает формирователь

67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя

его значение. В результате этого в блоке 10 памяти запоминается информация вида: код 0 1 "Переход", код операции команды перехода, время, адрес команды перехода (АЗ).

Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационный вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7. Так как переход неуспешный, т.е. сигнал УСП ПРХ по второму управляющему входу 32 устройства (по связи 69) не поступает при поступлении по этому входу сигнала

КП.КМД. (по связи 70), в регистре 64 адреса ПЗУ устанавливается код 0001, который поступает на адресный вход

ПЗУ 65 (в регистре 47 адреса ПЗУ— код 0110, а на выходах 1-8 ПЗУ 48 все нули). При этом на выходах 1-11

ПЗУ 65 — все нули (см. табл. 1 и 2).

Устройство переходит в состояние ожидания поступления следующего сигнала СТР.КМД.

При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР.КМД. (для команды А4) в регистре 47 адреса ПЗУ устанавливается код 0101, поступающий на

1277119 адресныи вход ПЗУ 48. При этом сигнал с первого выхода ПЗУ 48 поступает по .связи 22 на счетный вход счетчика 8 команд, модифицируя его значение. 5

Аналогично устройство отрабатывает при опоступлении сигнала СТР.КМД для команды А5.

При поступлении по второму управ- 10 ляющему входу устройства 32 (по связи 68) сигнала CTP.KM/ (для команды

А6, которая передает управление команде A5) и наличии сигнала К1Щ ПРХ (на связи 71) в регистре 47 адреса

ПЗУ устанавливается код 0111, поступающий на адресный вход ПЗУ 48. При этом сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ бло- 2р ка 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Переход", сигналы с шестого и седьмого выходов ПЗУ 48 поступают через третий 51 и четвертый 52 элемен- 25 ты ИЛИ. блока 7 по связи 27 на управляющий вход мультиплексора 9, комму„тируя на информационный вход блока

10 памяти информацию, поступающую с третьего 34 и четвертого 35 инфор- 3g мационных входов устройства. Сигнал с восьмого выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 бло ка 7 синхросигнала .С3.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается 4р прохождение через второй элемент И

57 блока 7 синхросигнала С3.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика

2 адреса, модифицируя его значение.

В результате этого в блоке 10 памяти запоминается, информация вида: код

01 — "Переход", код операции команды перехода, время, адрес, команды перехода (А6). Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационные вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7, Так как переход успешный, сигнал УСП.IIPX y поступающий по второму управляющему входу устройства 32 (по связи 69), устанавливает триггер 53 успешного перехода блока 7. При поступлении сигнала КЦ КЩ в регистре 64 адреса

ПЗУ устанавливается код 0101, который поступает на адресный вход ПЗУ 65.

При этом сигналы с третьего и четвертого выходов ПЗУ 65 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Конец. линейного участка". Сигнал с .пятого и шестого выходов ПЗУ

65 поступают через третий 5 1 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую со счетчика 8 команд. Сигналы с восьмого выхода

ПЗУ 65 поступают на вход сброса триггера 54 линейного участка. Сигнал с седьмого выхода ПЗУ 65 поступает на синхровход регистра 12 адреса, защелкивая в нем адрес перехода, поступающий с четвертого информационного входа 35 устройства, т.е. адрес команды (A5) которой передается управление в результате успешного выполнения команды перехода. Сигнал с девятого выхода ПЗУ 65, пройдя через пятый элемент ИЛИ 55 блока 7, запускает формирователь 67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи

20 поступает на управляющий вход блока 10 памяти в качестве строба записи, Кроме того, разрешается прохождение через второй элемент И 57 блока

7 синхросигнала С3.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. Сигнал сдевятого выхода ПЗУ 65 поступает также на вход четвертого элемента И 59 блока 7, разрешая прохождение синхроигнала С3.2, который по связи 23 . поступает,на вход сброса счетчика 8 команд. Таким образом, в блоке 10 памяти запомнена информация вида: код

10 — "Конец линейного участка" значение счетчика 8 команд. В регистре

12 адреса защелкнут адрес команды (A5) которой передается управление в результате успешного выполнения команды перехода (А6). Счетчик 8 команд сброшен, а счетчик 2 адреса промодифицирован.

При поступлении по второму управляющему входу 32 устройства (по свя1277119

i2 зи 68) сигнала СТР.КМД (для команды

A5) и отсутствии сигнала КМД ПРХ (на связи 7 1) в регистре 47 устанавливается код 0001, поступающий на адресный вход ПЗУ 48. При этом сигнал с первого выхода ПЗУ 48 поступает по связи 22 на счетный вход счетчика 8 команд, сигнал с второго выхода ПЗУ 48 поступает на установочный вход триггера 54 линейного участ- 10 ка, сигналы с четвертого и пятого выходов ПЗУ 48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода 15

"Начало линейного участка", Сигналы с шестого и седьмого выходов ЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультип- 20 лексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства, Сигнал с третьего выхода ЗУ 48, пройдя через пятый 55 элемент ИЛИ блока 7, запускает формирователь 67, сигнал с выхода которо го разрешает прохождение через первый элемент И 56 блока 7 синхросигна- 30 ла СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса памяти, модифицируя его значение. В результате этого в блоке 10 папяти 40 запоминается информация вида: код

00 — "Начало линейного участка.", код операции команды, время, адрес ко.манды (As).

При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала СТР.К1Щ (для команды

А6, которая передает управление команде A5) и наличии сигнала КИД.ПРХ (на связи 71) в регистре 47 устанавливается код 0111, поступающий на адресный вход ПЗУ 48. При этом сигналы с четвертого и пятого входов

ПЗУ 48 поступают через первый 49 и вторбй 50 элементы ИЛИ блока 7 по связи 2 1 на информационный вход блока 10 памяти в качестве кода "Переход". Сигналы с шестого и седьмого выходов ПЗУ .8 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выхода ПЗУ 48, пройдя через пятый элемент ИЛИ 55 блока 7, запускает формирователь 67, сигнал с выхода которого разрешает прохождение через первый 56 элемент И блока 7 синхросигнала СЗ. 1 который по связи 20 поступает на управляющий вход блока

10 памяти в качестве строба записи.

Кроме того, разрешается прохождение через второй 57 элемент И блока 7 синхросигнала СХ.2, который по связи

19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. В результате этого в блоке 10 памяти запоминается информация вида: код 01 — "Переход", код операции команды перехода, время, адрес команды перехода (А6). Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационный вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7. Так как переход успешный, сигнал УСП.ПРЗ, поступающий по второму управляющему входу 32 устройства (по связи 69), устанавливает триггер 53 с успешного перехода блока 7. При поступлении сигнала КЦ.KM@ в регистре 64 устанавливается код 0111 (так как с выхода узла 13 сравнения по связи 28 поступает сигнал на информационный вход третьего разряда регистра 64),который поступает на адресный вход ПЗУ 65. При этом сигналы с третьего и четвертого выходов ПЗУ 65 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи

27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую со счетчика 8 команд. Сигнал с восьмого выхода ПЗУ 65 поступает на вход сброса триггера 54 линейного участка. Сигнал с девятого выхода

ПЗУ 65, пройдя через пятый 55 элемент

ИЛИ блока 7, запускает формирователь

67, сигнал с выхода которого разрешает прохождение через первый элемент

И 56 блока 7 синхросигнала СХ1., ко.торый по связи 20 поступает на управ14

13

1277119 ляющий вход блока 10 памяти в качестее строба записи. Кроме того, разре1цается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. Сигнал с девятого выхода ПЗУ

65 поступает также на вход четвертого 59 элемента И блока 7, разрешая 10 прохождение синхросигнала СХ.2, который по связи 23 поступает на вход сброса счетчика 8 команд. Сигнал с десятого выхода ПЗУ 65 поступает на вход установки триггера 65 цикла. 15

Сигнал с одиннадцатого выхода ПЗУ 65 по связи 34 поступает на счетный вход счетчика 11 циклов, модифицируя

его значение, Таким образом, в блоке

10 памяти запомнена информация вида: 20 код 10 — "Конец линейного участка", зна ение счетчика числа команд. Счетчик 8 команд сброшен, счетчик 2 адреса промодифицирован: установлен триггер 66 цикла, счетчик 11 циклов промодифицирован.

Далее для циклического участка программы в устройстве осуществляется подсчет (в счетчике 11 циклов) числа повторений этого участка и 30 регистрация команд перехода (фиг.4), При поступлении по второму управляющему входу устройства 32 (по связи 68) сигнала CTP.ÊÈÄ (для команды

Аб, которая передает управление команде А7, т,е. осуществляется выход из цикла) и наличии сигнала КИД.ПРХ. (на связи 7 1) ) в регистре 47 устанавливается код 1011, поступающий на адресный вход ПЗУ 48, При этом сигна- 4р лы с четвертого и пятого выходов ПЗУ

48 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока

10 памяти в качестве кода "Переход", сигналы с шестого и седьмого выходов

ПЗУ 48 поступают через третий 51 и четвертый 52 элементы ИЛИ блока 7 по связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую с третьего 34 и четвертого 35 информационных входов устройства. Сигнал с восьмого выхода

ПЗУ 48, пройдя через пятый 55 элемент5

ИЛИ блока 7, запускает формирователь

67, сигнал с выхода которого разрешает прохождение через первый элемент И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхросигнала СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный ход счетчика 2 адреса, модифицируя

ro значения. В результате этого в блоке 10 памяти запоминается информация вида: код 01 — "Переход", код операции команды перехода, время, адрес команды перехода (Аб). Сигнал с восьмого выхода ПЗУ 48 поступает, кроме того, на информационный вход триггера 53 успешного перехода и второй вход восьмого элемента И 63 блока 7. Так как переход неуспешный, т.е. сигнал УСП ПРХ по второму управляющему входу 32 устройства (по связи 69) не поступает, при поступлении по этому входу сигнала КЦ.К Щ (по связи 70) в регистре 64 устанавливается код 1001, поступающий на адресный вход ПЗУ 65. При этом сигнал с первого выхода ПЗУ 65 поступает на вход сброса триггера 66 цикла. Сигналы с третьего и четвертого выходов .

ПЗУ 65 поступают через первый 49 и второй 50 элементы ИЛИ блока 7 по связи 21 на информационный вход блока 10 памяти в качестве кода "Счетчик циклов", Сигналы с пятого и шестого выходов ПЗУ 65 поступают через третий 51 и четвертый 52 элементы

ИЛИ блока 7 rto связи 27 на управляющий вход мультиплексора 9, коммутируя на информационный вход блока 10 памяти информацию, поступающую со счетчика t1 циклов. Сигнал с второго выхода

ПЗУ 65, пройдя через пятый 55 элемент

ИЛИ блока 7, запускает формирователь

67, сигнал с выхода которого разрешает прохождение через первый элемент

И 56 блока 7 синхросигнала СХ.1, который по связи 20 поступает на управляющий вход блока 10 памяти в качестве строба записи. Кроме того, разрешается прохождение через второй элемент И 57 блока 7 синхронизации

СХ.2, который по связи 19 поступает через элемент ИЛИ 5 на счетный вход счетчика 2 адреса, модифицируя его значение. Сигнал с второго выхода

ПЗУ 65 поступает также на вход третьего элемента И 58 блока 7, разрешая прохождение синхросигнала СХ.2, который по связи 25 поступает на вход сброса счетчика 11 циклов. Таким обраl5

16

1277119

15

25 зом, в блоке 10 памяти запомнена информация вида: код 11 — "Счетчик циклов значение счетчика циклов. Тригrep бб цикла и счетчик 11 циклов сброшены. Счетчик 2 адреса промодифицирован.

Если в управляющей информации, хранящейся в регистре 37 режимов блока 1, задан режим непрерывного заполнения блока 10 памяти (отсутствует сигнал на связи 14), то после максимального адреса в счетчике 2 адреса формируется нулевой адрес обращения к блоку 10 памяти и работа устройства продолжается.

Если задан режим однократного заполнения блока 10 памяти и установки запроса на обработку информации, запомненной в блоке 10 памяти, то по дешифрации дешифратором 3 нулевого состояния счетчика 2 адреса элемент .И 4 формирует сигнал, который по связи 15 поступает на информационный вход триггера б управления, на синхровход которого поступает сигнал модификации счетчика 2 адреса, который устанавливает триггер 6 управления и сбрасывает счетчик 2 адреса, при этом на управляющем выходе устройства формируется сигнал, который может быть использован в качестве запроса на обработку информации, запомненной в блоке 10 памяти. Кроме того, сигнал с выхода элемента

И 4 поступает по связи 15 на вход сброса триггера 36 записи (фиг. 2) блока 1, устанавливая режим считывания из блока 10 памяти.

В режиме считывания устройство работает следующим образом.

Сигнал с прямого выхода триггера

36 записи отсутствует, поэтому первый элемент И 39 блока 1 . закрыт и на связи 17 отсутствует сигнал, разрешающий прохождение синхросигналов СХ.1 и CX.2 через пятый 60 и шестой 61 элементы И блока 7 ° Сигнал с инверсного выхода триггера 36 по связи 16 поступает на третий вход седьмого элемента И 62 блока 7, при поступлении на первый вход которого сигнала "PA3.ЧТ.БП" с второго управляющего входа 33 устройства (по связи 72) разрешается прохождение синхросигнала СХ.З, который по связи 18 поступает через первый элемент ИЛИ 5 на счетный вход счетчика

2 адреса, модифицируя его значение.

55 формула изобретения

1. Устройство для регистрации динамических параметров программ, содержащее блок памяти, блок микропрограммного управления, счетчик адреса, элемент ИЛИ, блок сравнения и счетчик циклов, причем выход равенства блока сравнения соединен с первым адресным входом блока микропрограммного управления, первый и второй тактовые выходы которого соединены соответственно со счетным входом и входом начальной установки счетчика циклов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет регист рации кода команды перехода, количества выполненных команд в цикле и на линейном участке и времени их выполнения,в устройство введены блок формирования режимов, счетчик команд, дешифратор нуля, элемент И, триггер управления, мультиплексор и регистр адреса, причем первый и второй информационные входы устройства соединены соответственно с первым и вторым HHAopMGIlHoHHbIMH входами блока формирования режимов, первый, второй и третий выходы которого соединены соответственно с первым входом элемента И, с входом разрешения чтения блока микропрограммного управления и с входом разрешения записи блока микропрограммного управления, третий, четвертый, пятый и шестой тактовые выходы блока микропрограммного управления соединены соответственно со счетным входом счетчика команд, с входом сброса счетчика команд, с входом признака записи блока памяти и с первым входом элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, седьмой тактовый выход блока микропрограммного управления соединен с вторым входом элемента ИЛИ и с входом синхронизации триггера управления, выход которого является выходом требования прерывания устройства, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора нуля, выход которого соединен с вто рым входом элемента И, выход которого соединен с информационным входом триггера управления и с входом разрешения считывания блока формирования режимов, восьмой тактовый выход и выкод признака коммутации блоl7

1277 11ч ка микропрограммного управления соединены соответственно с входом синхронизации регистра адреса и с управляющим входом мультиплексора, выход которого соединен с информационным входом блока памяти, выходы счетчика команд, счетчика циклов, второй и третий информационные входы устройства соединены соответственно с первым, вторым, третьим и четвер- 10 тым информационными входами мультиплексора, четвертый информационный вход устройства соединен с информационным входом регистра адреса и первым информационным входом блока сравнения, выход регистра адреса соединен с вторым информационным входом блока сравнения, вход признака записи устройства и тактовые входы устройства соединены соответственно с входом за- 20 писи блока формирования ремжмов и с тактовыми входами блока микропрограммного управления.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок формирования режимов содержит триггер записицва регистра, узел сравнения, элемеят ИЛИ и два элементz И, причем информационные входы триггера записи, первого и второго регистров подключенык первому информационному входу блока, синхровходы триггера записи и регистров обьединеныи подключены к входуразрешения записи блока, нулевой вход триггера записи подключен к входу разрешения считывания

\ блока, выход первого разряда первого регистра является первым выходом блока, выходы второго и третьего разрядов первого регистра соединены с первыми входами элемента ИЛИ и первого элемента И соответственно, вторые входы которых подключены соответственно к выходу первого элемента И и выходу равенства узла сравнения, первый и второй информационные входы которого соединены соответственно с выходом второго регистра и вторым информационным входом блока, первый выход триггера записи является вторым выходом блока, второй выход триггера записи соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход второго элемента И является третьим выходом блока.

1277119

1277119

ffe eurtcr

-uZZC с4ло

„ Фре.ас7 рас риесеро ил Ло

Parr. уэ .

acr н . лр». . МФП

vemvun циилаа

cmav . л услеирга гтерт.таиа раС ситтаиичс(иил лМ иттт лц. лм, атаитр ащ а а1Ф 4 Фи лкмнииа «а тлтиина не

4ъ т/ФЮ ламент

Ат ,уФалстааГ ти аланами ив-л а аЯ / искл аФ а илиями

emvvrro ce ланоМ

+em,сь.с луиттер лиитйнатю щ с/л юа сллэ иа рихтера уилл

avow лиитииа а исклнст а ирьжгии

cvenruvrrа

Vv апач лиит меаииааема ма и рюющдг

rvemvv a союмаР рос ситлтии

4%с ла нанхма

Фиг. 4

Составитель И. Сигалов . Редактор Е. Копча Техред И.Попович Корректор М. Максимишинец

Заказ 6668/43 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Ят ю нолт

ЯР

err

Ay&: лжет