Многоканальное буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для обмена данными между запоминающими устройствами и операционными блоками . Цель изобретения - повышение надежности устройства. Многоканальное буферное запоминакнцее устройство содержит регистры 1.. .4, коммутаторы 5...8, логические блоки 9... 12, блоки 3ff «« 5 (Л 1 8 f3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,Л0,, 12 72

А1 (50 4 G 11 С 29/00 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (2i) 3826365/24-24 (22) 17. 12.84 (46) 15.12.86. Бюл. Р 46 (72) В.П. Супрун, А.В. Бондарович, И.И. Корниенко, Д.С.. Сержанович, А.В. Силин и А.Л. Хоменя (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

Р 763973, кл. G 11 С 29/00, 1978.

Авторское свидетельство СССР

Р 842973, кл. С 11 С 29/00, 1979.

5Ф зв z я (54) МНОГОКАНАЛЬНОЕ БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится-к вычислительной технике и может быть использовано в вычислительных системах для обмена данными между заноминаннцими устройствами и операционными блоками. Цель изобретения — повышение надежности устройства. Многоканальное буферное запоминающее устройство содержит регистры 1...4, коммутаторы

5...8, логические блоки 9...12, блоки

Л5 ЗУ 44 45

1277?i3

13... 16 повторителей, блоки 17... 20 магистральных элементов, повторители

21...24 синхросигналов и повторители 25...33 управляющих сигналов. Кроме того, устройство содержит магистрали 34...37 данных, входы 38...41 синхросигналов и управляющие входы

42...50. Режим работы устройства устанавливается подачей сигналов на входы 42...50 и синхросигналов на входы 38...41, В режиме трансляции информации регистры информации с одного из входов (34...37) поступают

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для обмена данными между запоминающими устройствами и операционными блоками.

Цель изобретения — повышение надежности устройства.

На фиг. 1 представлен приь ер выполнения многоканального буферного запоминающего устройства; на фиг. 2— функциональная схема регистра; на

;фиг. 3 — то же, логического блока„ на фиг. 4 — то же, коммутаторов.

Многоканальное буферное запомина— .ющее устройство содержит регистры

1 — 4,коммутаторы 5 — 8, логические блоки 9 — 12, блоки I3 — 16 повторителей, блоки 17 — 20 магистральных элементов, повторители 21 — 24 синхросигналов и повторители 25-33 управляющих сигналов. Кроме того, устройство содержит магистрали 34 — 37 данных, входы 38 — 41 синхросигналов и управляющие входы 42 — 50.

Регистр 1 (2,3,4) содержит п разрядов группы информационных входов, элементы И-ИЛИ 51 по числу и элементы НЕ 52 и 53. Логический блок 9 (10, 11,12) содержит блок 54 мажоритарных элементов и блок 55 элементов И. Коммутатор 5 (6,7,8) содержит дешифратор 56, группу 57 элементов И-ИЛИ, первый и второй элементы ИЛИ-НЕ 58 и 59.

Регистр 1 (2,3,4) работает в двух режимах: трансляции и хранения инфор5

35 на один из выходов (34...37) через соответствующий регистр (1...4). При передаче данных с запоминанием орга низуется промежуточное хранение информации в регистрах (1...4), после чего она может быть выдана на любую магистраль (34...37). Возможен режим работы с мажоритарным сложением данных трех каналов и выдачи результатов сложения на выход. При этом возможна передача с промежуточным хранением данных в регистрах и без него. 4 ил.

2 мации. При высоком уровне сигнала на синхровходе регистра 1 (2,3,4), т.е. при высоком уровне сигнала на входе элемента HE 52 и выходе элемента НЕ

53, информация с группы информационных входов регистра 1 (2,3,4) на его группу выходов передается без изменения (режим трансляции). При низком уровне сигнала на синхровходе регистра I (2,3,4),т.е. при высоком уровне сигнала на входе элемента НЕ 52, регистр 1 осуществляет хранение запомненной информации, присутствовавшей на группе его информационных входов в момент переключения сигнала на синхровходе регистра 1 (2,3,4) с высокого уровня на низкий. Таким образом элементы И-ИЛИ 5 1, управляемые сигналами с выходов элементов НЕ

52 и 53, выполняют роль как трансляторов информации, так и элементов памяти.

Логический блок 9 (10,11,12) предназначен для преобразования информации, присутствующей на выходах регистров 2,3 и 4 (1,3 и 4), (1,-2 и 4), (1,2 и 3), таким образом, что блок

54 мажоритарных элементов реализует функцию голосования по большинству (2 из З-х), а блок 55 элементов И реализует функцию логического умножения. Подключение выходов сооветствующих регистров 1-4 к входам блока

54 мажоритарных элементов и блока 55 элементов И соответствующих логических блоков 9 — 12 отражает таблица на фиг. 3, где в колонке, обозначенной

3 1277213 4

ЛУ, указаны номера логических блоков, ся сигналом на выходе первого элемена в строчках соответственно номера та ИЛИ-НЕ 58, когда на его входах буферных регистров 1-4, выходы кото- сигналы отсутствуют, т,е. когда на рых подключены к входам блока 54 ма- входах дешифратора 56 присутствуют жоритарных элементов и блока 55 эле- коды 000 или 100. ментов И соответствующего логичесУстройство работает следующим обкого блока 9 (10,11,12). разом.

Коммутатор 5 (6, 7,8) предназначен Пример трансляции информации между для передачи на выход блока 5 (6,7,8) каналами,а именно магистралями 34-37 информации с выходов регистра 1-4 и 10 данных. Информация с магистрали 34 перелогических блоков 9-12, а также дается на магистраль 37,а с магистрали для выдачи сигналов управления бло- . 36 — намагистраль 35 (трансляция инфорками 17-20 магистральных элементов. мации между другими магистралями и транВыдача блоками 5-8 низкого уровня сляция информации с одной магистраЛр на сигналов для управления блоками 17- 15 две или три другие магистрали осущест20 магистральных элементов предназ- вляется идентично, поэтому все возначена для перевода их выходов в можные комбинации трансляции инфор"третье" высокоимпедансное состоя- мации между магистралями не рассматние и осуществляется в тех случаях, риваются) . когда по магистрали 34 (35,36,37), 2о Внешние устройства выдают инфорданных осуществляется прием информа- мацию на магистрали 34 и 36 данных. ции в буферное. запоминающее устройст- При этом на входы 38 и 40 синхросигво, либо когда магистраль 34 (35 36 налов подаются сигналы, по которым

37) данных предоставляется в распоря- указанная информация поступает на жение внешних (по отношению к дан- 25 группы выходов регистров 1 и 3 соот ному) устройств для обмена информа- ветственно. Состояние сигналов на ции. управляющих входах 42,43,46 и 47

Коды безразлично, на управляющие входы оды управления блоком 5 (6,7,8), 45 48 и 50

8 и 50 устройства подаются сигпоступающие на его первый, второй и налы низкого уровня, на управляющие третий управляющие входы повторите- ЗО в ходы 44 и 49 — сигналы высокого и, и 33), (29,30

) (31 32 33 уровня, обеспечиваю е передачу ин— формации с группы выходов регистра 1 ме указаны на дешифраторе 56 (фиг.4), на группу выходов коммутатора 8 а сигналы с выходов которого осущеЭ с группы выходов регистра 3 на групствляют передачу информации с соот- 35 пу выходов коммутатора 6. ветствующей группы входов блока 5 (6 7 8)

При передаче данных с запоминани) на его .группу выходов. B таб- ем на регистрах 1-4 в момент подачи лице на фиг. 4 в колонке ИХ указаны информации на информационные входы коммутаторы 5-8, а в строчках им

8э регистров 1 (2,3,4) на входы 38 соответствующих указаны регистры и 40 блоки 54 55 (39,40,41) синхросигналов устройства и мажоритарных элементов подаются импульсные синхросигналы. и элементов И логических блоков 9- П и

12 в ри этом отсутствуют жесткие требовавыходы которых подключаются со- ния к длительности выдачи информаответствующим образом к входам груп- ции на магистралях 34-37 анных. пы 57 элементов И-ИЛИ. таточно, чтобы информация была истин- .

При приеме информации с магистра- ной за 2 с ли 34 (35 36 37) данных в буферный пад из высок ной за ь до заднего фронта (пере|сокого уровня в низкий) регистр 1 (2,3,4), когда на входе 38 (39 40 41) синхросигналов на синхровходах буфер1) синхросигналов устройства ных регис 1-4

/ гистров —, где ь — длительи выходе повторителя 21 (22 23 24) И ность задержки сиг

Э ь задержки сигналов на элементах синхросигналов присутствует высокий НЕ 52 и 53 или элементе И-ИЛИ 51. уровень сигнала, на выходе второго Кроме е того, указанная информация элемента ИЛИ-НЕ 59 вырабатывается должн б а ыть истинной в течение вресигнал низкого уровня переключающими мени

Э

Й не менее после заднего ч л. блок 17 18-20 м () агистральных элемен- 5 фронта синхросигналов с б тов в "т

t1

:гналов, стробирующих ов в третье состояние. Кроме того, работу регистров 1-4. сигнал низкого уровня на выходе вто- Дли лительность синхросигналов на рого элемента ИЛИ-НЕ 59 вырабатывает- входах 38-41 устройства не ограниче1277213

50

55 на сверху (при потенциальном сигнале осуществляется передача данных без запоминания в буферных регистрах

1-4), а минимальная длительность импульсов должна быть не менее 4 для гарантированного запоминания информации в регистрах 1-4.

После запоминания информации в регистрах 1-4 может быть осуществлена выдача их содержимого на любую из магистралей 34-37 данных с преобразованием в логических блоках 9-12, либо без такового, что определяется выработкой соответствующих кодов на управляющих входах 42-50 устройства, причем для выдачи содержимого регистра 1-4 на одноименную магистраль 3437 данных на первый-третий управляющие входы одноименных коммутаторов

5-8 должны подаваться коды 110.

Особенность устройстна при работе с запоминанием информации н регистрах 1-4 следующая: если к одной из магистралей, например, 34 данных подключен операционный блок, а к другим 35-37 — блоки памяти, то устройство допускает обмен данными оцновременно между всеми блоками памяти без участия операционного блока, что существенно увеличивает быстродействие работы устройства. При этом указанный обмен может осуществляться с логическим преобразованием данных в логических блоках 9-12 без участия операционного блока. Указанный обмен данными между блоками памяти осуществляется за два шага : запоми. нание информации в буферных регистрах 1-4 и выдача их содержимого на магистрали 35-37 данных.

Работа устройства в мажоритарном режиме может происходить как с запоминанием информации на регистрах

1-4, так и без запоминания аналогично описанному ранее. При этом н канале-приемнике информации (для примера примем в качестве канала приемника информации канал с коммутатором 5 и магистралью 34 данных) на первом-третьем управляющих входах коммутатора 5 (соответствует управляющим входам 42,43 и 50 устройства устанавливается код 111, а на первых-третьих управляющих нходах остальных коммутаторов 6-8 коды 100. Таким образом, информация с выходов регистров 2-4 через блок 54 мажоритарных элементов первого логического блока 9, коммутатор 5 и блок

17 магистральных элементов поступает на магистраль 34 данных. В режиме мажоритирования информация на магистраль 34 данных будет поступать истинной при условии исправной работы элементов остальных каналов устройства и устройств к ним подключенных, либо при соответствующих отказах не более чем в одном канале.. Если же наступит отказ и по какому-либо другому каналу., то исправное функционирование устройства обеспечивается подачей одного из кодов 001, 010 или

011 на первый — третий управляющие входы коммутатора 5> в зависимости от того, какой иэ оставшихся каналов устройства и устройств к нему подключенных остались в работоспособном состоянии. Перестройка структуры устройства на последний исправный канал при работе н мажоритарном режиме (подача одного из выше упомянутых кодов)

1 обеспечивает дополнительное повьппение надежности его работы.

Формула изобретения

Многоканальное буферное запоминающее устройство, содержащее в каждом канале логический блок и регистр, информационные и управляющие входы которого являются соответственно информационными входами и управляющими входами первой группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит н каждом канале коммутатор, выходы и управляющие входы которого являются соответственно выходами и управляющими входами второй группы устройства, информационные входы первой группы коммутатора каждого канала подключены к выходам логического блока данного канала, выходы регистра каждого канала подключены к информационным входам второй группы коммутатора данного канала и к входам логических блоков других к ан алов .

1277? 13

1277213 ,уг) ом)

Зс, ойы СЬк сЫ ос есмт- Ы4 блюю/ Р

Юам.

А

Составитель C. Шустенко

Техред А.Кравчук Корректор М. Самборская, Редактор H. Товтин

Заказ бб87/48 Тираж 543 Поцписное

ВНИИПИ Госуцарственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4