Умножитель частоты следования импульсов

 

Изобретение относится к цифровой измерительной технике и обеспечивает повышение быстродействия. Опорный генератор (ОГ) 1, делитель частоты 2, элемент И 12, элемент задержки 4, счетчик 5 и регистр памяти 6 осуществляют измерение и запоминание величины периода сигнала умножаемой частоты. ОГ 1, элемент И 13, регистр памяти 6, счетчик 7, элементы И 11, ИЛИ 10 осуществляют формирование импульсной последовательности с частотой, в К раз большей частоты входного сигнала. Счетчик 8 и дешифратор 9 формируют запрещающий сигнал на инверсном входе элемента И 11 после прихода k-ro импульса на счетный вход счетчика 8. Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерения на предьдущем периоде. Быстродействие повьщ1ается за счет введения элемента И 13 и подключения счетного входа счетчика 8 к выходу элемента ИЛИ 10. 2 ил. i (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН (19) SU (11) (511 4 Н 03 В 19/00

0ПИСЛНИК ИЗ0БРЕ.ПНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ (21) 3884880/24-09 (22) 10.04.85 (46) 15.12.86. Бюп. У 46 (71) Минский радиотехнический институт (72) А.Н. Морозевич (53) 621.374.4(088.8) (56) Авторское свидетельство СССР

9 799146, кл. Н,ОЗ В 19/10, 04.04.79.

Авторское свидетельство СССР

У 1038943, кл. 6 06 F 7/68, 26.05.82. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57) Изобретение относится к цифровой измерительной технике и обеспечивает повышение быстродействия.

Опорный генератор (ОГ) 1, делитель частоты 2, элемент И 12, элемент задержки 4, счетчик 5 и регистр памяти б осуществляют измерение и запоминание величины периода сигнала умножаемой частоты. ОГ 1, элемент И 13, регистр памяти б, счетчик 7, элементы И 11, ИЛИ 10 осуществляют формирование импульсной последовательности с частотой, в К pas большей частоты входного сигнала. Счетчик 8 и дешифратор 9 формируют запрещающий сигнал на инверсном входе элемента И 11 после прихода k-ro импульса на счетный вход счетчика 8. Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерения на предыдущем периоде. Быстродействие повышается sa счет введения элемента И 13 и подключения счетного входа счетчика 8 к выходу элемента

ИЛИ 10. 2 ил.

1 12

Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования частоты следования импульсов.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная электрическая схема умножителя частоты следования импульсов; на фиг. 2 — временные диаграммы работы умножителя частоты.

Умножитель частоты следования импульсов содержит опорный генератор 1, делитель 2 частоты, формирователь 3 импульсов, элемент 4 задержки, первый счетчик 5, регистр 6 памяти, второй счетчик 7, третий счетчик 8, дешифратор 9, элемент ИЛИ 10, первый, второй и третий элементы И ll, 12 и

13.

Умножитель частоты следования импульсов работает следующим образом.

Опорный генератор 1, делитель 2 частоты, формирователь 3 импульсов, второй элемент И 12, элемент 4 задеря ки, первый счетчик 5 и регистр 6 памяти осуществляют измерение и запоминание величины периода сигнала умножаемой частоты с точностью, определяемой величиной klCÄ, где коэффициент деления делителя частоты 2; E — частота опорного генератора 1.

Опорный генератор 1, третий элемент И 13, второй счетчик 7, первый элемент И 11 и элемент ИЛИ 10 совместно с регистром 6 памяти осуществляют формирование импульсной последовательности (на выходе умножителя частоты следования импульсов), с частотой, в k раз большей частоты входного сигнала.

Третий счетчик 8 и дешифратор 9 служат для формирования запрещающего сигнала на инверсном входе первого элемента И 11 после прихода k-го импульса на счетный вход третьего счетчика 8.

Измерение текущего периода входного сигнала происходит одновременно с формированием выходного сигнала по результатам измерения на предыдущем периоде. Импульс с выхода формирователя 3 импульсов (фиг. 2ч) осуществляет запись информации в регистр 6 памяти и одновременно поступает на инверсный вход второго элемента. И 12, который служит для исключения возмож7735l

20

SS ности появления импульсов на счетнбм входе первого счетчика 5 в момент записи информации в регистр 6 памяти.

Одновременно осуществляется установка в ноль третьего счетчика 8. За держанный импульс (фиг. 28) устанавливает первый счетчик 5 в начальное состояние, поступает на инверсный вход третьего элемента И 13, через элемент ИЛИ 10 поступает на выход умножителя частоты следования импульсов, на установочный вход второго счетчика 7 и на счетный вход третьего счетчика 8. На выходе дешифратора 9 формируется уровень логического

"0", когда двоичный код на выходе третьего счетчика 8 больше нуля, но меньше К . В этом случае импульсы с выхода второго счетчика 7 через первый элемент И ll и элемент ИЛИ 10 поступают на выход умножителя частоты следования импульсов (фиг. 2h), на установочный вход второго счетчика 7 и на. счетный вход третьего счетчика 8.

После поступления k -го импульса на счетный вход третьего счетчика 8 по заднему фронту на выходе дешифратора. 9 (фиг. 2() устанавливается уровень логической "1", который поступает на инверсный вход первого элемента И 11 и предотвращает появление сдвоенных импульсов на выходе умножителя частоты следования импульсов в конце периода входного сигнала при увеличении его длительности. формула изобретения

Умножитель частоты следования импульсов, содержащий последовательно соединенные формирователь импульсов, элемент задержки, первый счетчик, регистр памяти, второй счетчик, первый элемент H и элемент ИЛИ, а также опорный генератор, делитель частоты, второй элемент И, третий счетчик и дешифратор, причем выход элемента

ИЛИ соединен с входом управления установкой кода второго счетчика, а второй вход элемента ИЛИ соединен с входом установки начального состояния первого счетчика, счетный вход первого счетчика соединен с выходом второго элемвнта И, инверсный вход которого соединен с выходом формирователя импульсов и с управляющим входом регистра памяти, а прямой вход— с выходом делителя частоты, вход которого соединен с выходом опорного рие 2

Составитель Ю. Максимов

Редактор Л. Повхан Техред A.Êðàâ÷óê Корректор В. Бутяга

Заказ 6758/55 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 12 генератора, инверсный вход первого элемента И соединен с выходом дешифратора, вход которого соединен с вы— ходами соответствующих разрядов третьего счетчика, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введен третий элемент И, выход которого соединен с счетным входом второго счетчика, при—

77351

4 чем прямой вход третьего элемента И соединен с выходом опорного генератора, а инверсный — с выходом элемента задержки, установочный вход третьего счетчика соединен с выходом формирователя импульсов, а его счетный вход соединен с выходом элемента ИЛИ, который является выходом умножителя частоты следования импульсов,