Устройство для сопряжения каналов связи с эвм

 

) Изобретение относится к области вычислительной техники и может быть использовано для сопряжения каналов связи, оканчивающихся аппаратурой передачи данных, с ЭВМ центра коммутации сообщений. Целью изобретения является расширение класса решаемых задач путем обеспечения ввода в ЭВМ сообщений в порядке, определяемом их приоритетами. Цель достигается тем, что в устройство, содержащее блок коммутации, блок памяти выходных сообщений, дешифратор и два элемента ИЛИ, введены группа блоков памяти входного сообщения, группа блоков памяти выходных сообщений , группа блоков анализа выходного сообщения, блок элементов РШИ и элемент задержки. 1 з.п. ф-лы : 11 ип. i (Л to 00 сх sj 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5I)4 G 06 F 13/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, 13

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ASTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3902358/24-24

:(22) 24.04.85 (46) 23.12.86. Бюл. Ф 47 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Н.Горбиков, В.И.Финаев . и О.M.Ôàáðèêàíò (53) 681 .325(088 .8) (56) Авторское свидетельство СССР

В 568049, кл, G 06 F 3/04, 1975.

Авторское свидетельство СССР

9 1200271, кл. G 06 F 3/00, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ С ЭВМ (57) Изобретение относится к области вычислительной техники и может

„„ЯО„, 1278873 А1 быть использовано для сопряжения каналов связи, оканчивающихся аппаратурой передачи данных, с ЭВ11 центра коммутации сообщений. Целью изобретения является расширение класса решаемых задач путем обеспечения ввода в 3ВМ сообщений в порядке, определяемом их приоритетами. Цель достигается тем, что в устройство, содержащее блок коммутации, блок памяти выходных сообщений, дешифратор и два элемента ИЛИ, введены группа блоков памяти входного сообщения, группа блоков памяти выходных сообщений группа блоков анализа выходноЭ

C го сообщения, блок элементов ИЛИ и щ элемент задержки ° 1 з.п. ф-лы .11 ил.

)278873

Изобретение относится к вычислительной технике и может использоваться для сопряжения каналов связи, оканчивающихся аппаратурой передачи данных, с ЭВМ центра коммутации сообщений.

Целью изобретения является расширение класса решаемых задач путем обеспечения ввода в ЭВМ сообщений в порядке, определяемом их приоритетами.

На фиг.l представлена блок-схема устройства; на фиг.2-3 — функциональные схемы блока памяти входного сообщения и блока анализа приоритета входного сообщения, на фиг ° 4 и 5 функциональная схема блока коммутации, на фиг. 6-9 — функциональные схемы блока памяти выходных сообщений, блока элементов ИЛИ,ячеек памяти, блока памяти входного сообщения и памяти заголовка сообщения блока анализа приоритета входного сообщения; на фиг.10 и

11 — функциональные схемы узла управления блока коммутации и ячейки памяти блока памяти выходных сообщений.

Устройство (фиг.l) содержит информационные входы 1, предназначенные для побайтового приема информации от аппаратуры передачи данных (ЛПД), блоки 2 памяти входного сообщения, блоки 3 анализа приоритета входного сообщения, входы 4 синхронизации устройства, предназначенные для подачи сигналов синхронизации от

АПД при побайтовой записи по входам

1, блок 5 коммутации, выходы 6 готовности устройства, предназначенные 4О для подачи к АПД сигнала готовности к передаче, блоки 7 памяти выходных сообщений, элемент 8 задержки, вход

9 эпроса устройства, предназначенный для приема сигнала опроса от ЭВМ,45 второй и первый элементы ИЛИ 10 и I), выход 12 запроса устройства, предназначенный для передачи к ЭВМ сигнала запроса связи, блок 13 элементов ИЛИ, информационный выход 14 устройства, SO дешифратор !5.

Блок 2 памяти входного сообщения содержит (фиг.2) ячейки 16 памяти, вход 17 чтения блока, элемент ИЛИ-НЕ

18, выход 19 сигнала свободности бло-55 ка, узел 20 элементов ИЛИ, информационный выход 21 блока.

Блок 3 анализа приоритета входных сообщений содержит (фиг.3). дешифрас торы 22, и 22 кодов начала сообщения и конца сообщения, память 23 заголовка сообщения, элемент 24 задержки, первый триггер 25, элемент И 26, втог рой триггер 27, дешифратор 28 приоритета, группу выходов 29 кода приоритета.

Блок 5 коммутации содержит (фиг.4 и 5) демультиплексоры 30 и 31, выходы 32 первых демультиплексоров 30, узлы 33 управления, выходы 34 вторых демультиплексоров 3), мультиплексоры 35, выходы 36 второй группы выходов блока 5 (сигналы записи в блоки

7), выходы 37 узлов 33, элементы ИЛИ

38, выходы 39 мультиплексоров 36, элементы И 40, выход 41 генератора

42 тактовых импульсов.

Блок 7 памяти выходных сообщений содержит (фиг.6) ячейки 43 памяти, вход 44 чтения блока, элемент И 45, узел 46 элементов ИЛИ, информацион ный выход 47, элементы ИЛИ 48 и 49, выход 50 сигнала занятости, элемент

ИЛИ 5), элемент 52 задержки, триггер 53, элемент И 54, выход 55 сигнала свободности памяти, вход 56 разрешения чтения и вход 57 сброса блока.

Блок 13 элементов ИЛИ соцержит (фиг.7) элементы ИЛИ 58, число которых равно разрядности байтов информации °

Яч ей к и 1 6 памя ти с oде ржа т (фи г. 8) коммутаторы 59 и 60, элементы И 6) и 62, триггер 63, третий выход 64, элемент 65 задержки, элемент И 66, второй выход 67, первую группу информационных выходов 68, третий коммутатор 69, второй элемент 70 задержки, регистр 71, вторую группу информационных выхоцов 72 и первый выход 73.

Ячейка 23 памяти (фиг.9) содержит первый и второй коммутаторы 74 и 75, управляющий вход 76, элемент

И 77, элемент 78 задержки, триггер

79, второй выход 80, регйстр 81, первую группу информационных выходов

82, первый выход 83, вторую группу информационных выхоцов 84.

Узел 33 управления (фиг.lO) содержит элементы И 85, элементы ИЛИ 86, элементы И 87 и 88, распределитель

89 импульсов, элементы И 90, элемент

ИЛИ 91.

Ячейка 43 памяти (фиг. 11) содержит первый и второй коммутаторы 92

1278873 и 93, первый и второй элементы И 94 и 95, второй управляющий вход 96, третий и четвертый элементы И 97 и

98, третий управляющий вход 99, пятый элемент И 100, вход 10! сброса, 5 первый триггер 102, первый выход 103, первый элемент 104 задержки, второй триггер 105, четвертый выход 106, второй выход 107, первую группу информационных выходов 108, третий коммутатор 109 второй элемент 110 задержки, регистр 111, третий элемент

112 задержки, третий выход 113, вторую группу информационных выходов

114.

Устройство работает следующим образом.

Информация в устройство от отдельных комплектов аппаратуры передачи данных (АПД) поступает в параллель-, ном коде, например в виде байта информации, по входам 1. Блоки 2 рассчитаны на хранение одного сообщения, состоящего, например из К байт. Од- 25 новременно с информацией в устройст во поступают синхронизирующие сигналы записи по входам 4. Из каналов поступают сообщения следующего формата: в начале сообщения передаются служеб- 3О ные байты об адресе сообщения и прочая служебная информация, затем пе11 lf редается байт Начало сообщения (НС), далее группа байтов, несущих информацию о приоритете сообщения, затем байты собственно сообщения и в н ll заключение байт Конец сообщения

В блоки 2 заносятся полностью все сообщения, а в ячейки 23 блоков заносятся только байты, несущие информа- 40 цию о приоритете сообщения. Запись байтов приоригета в ячейки 23 памяти каждого блока 3 производится только после приема и дешифрирования дешифратором 22, байта Нача- 45 ло сообщения . При этом через элемент

24 задержки (фиг.3) переключается в состояние "1" триггер 25, потенциал с выхода которого разрешает прохождение сигнала записи с входа 4 через 50 элемент И 26 на вход записи ячейки .

23„.

Следующие за байтом "Начало сообщения" байты кода приоритета заносятся в соответствующие ячейки 23, после чего на выходе 80 (фиг.9) последней ячейки 23 появляется сигнал, который запрещает прохождение сигнала записи через элемент И 26. После приема последнего байта сообщения — байта "Конец сообщения" и дешифрования этого байта дешифратором 22 переключается в состояние "1" триггер 27 (фиг.3), на выходе которого формируется сигнал запроса на выход 6. Дешифрирование номера приоритета производится дешифратором 28. При этом на одном из его выходов 29 появляется сигнал, соответствующий номеру приоритета сообщения, хранящегося в данном блоке 2.

В блоке 5 сигнал приоритета, поступающий по одной из линий входа 29, разрешает прохождение на соответствующий выход демультиплексора 30 (фиг.4 и 5) сигнала запроса, поступающего от блока 3 по входу 6, а через демультиплексор 31 — прохождение информационных сигналов, поступающих от блока 2 по входу 21.

Таким образом, на входы каждого узла 33 поступают сигналы запроса о наличии сообщений одного приоритета, которые получены от разных АПД, а на входы 34 каждого мультиплексора 35 информационные сигналы сообщений одного приоритета.

В узле. 33 при получении сигнала запроса (фиг. 10) по одному или нескольким линиям входа 32 через элемент ИЛИ 86 разрешается прохождение сигналов генератора 42 по тактовому входу 41 через элемент И 87 на распределитель 89. Сигналы на выходах распределителя 89 возникают последовательно во времени. При совпадении сигнала запроса на линии входа 32 с соответствующим сигналом распределителя 89 во времени на выходе одного из элементов И 85 появляется сигнал, который через элемент ИЛИ

91 запрещает прохождение тактовых сигналов через элемент И 87, разрешает прохождение сигналов через элементы И 90 и прохождение тактовых сигналов через элемент И 87 на выход 36.

Эти сигналы являются сигналами запиI си для соответствующего блока 7, собирающего сообщения данного приоритета.

Сигналы выходов 37 узла 33 несут информацию о номере блока 2, с которого в дальнейшем переписывается информация в блок 7 через мультиплексор 35.

Эти же сигналы через соответствующий элемент ИЛИ 38 поступают на вход

1278873

55 элемента И 0, разрешая прохождение сигналов тенератора 42 на выход 17 блока 5, которые являются сигналами чтения (опроса) соответствующего блока 2. 5

По этим сигналам в блоке 2 через узел элементов ИЛИ 20 (фиг.2) по выходу 21 выдается последовательно содержимое ячеек 16 блока 2, После освобождения всех ячеек памяти блока 2 на выходе элемента

ИЛИ-НЕ 18 появляется сигнал, по которому производится сброс ячеек 23 и триггеров 25 и 27 блока 3 (фиг.3).

Отсутствие сигнала на выходе 6 является сигналом готовности блока 2 к приему нового сообщения от АПД.

Одновременно со считыванием информации с ячеек 16 блока 2 происходит ее запись через демультиппексор

31 и мультиплексор 35 блока 5 последовательно в ячейки 43 одного иэ блоков 7.

Объем каждого из блоков 7 рассчи25 тан на несколько сообщений, которые могут поступить по одному и тому же или разным каналам связи. Сообщения записываются в этот блок в порядке их поступления, образуя очередь.

Считывание информации из ячеек 43 (фиг.6) блоков 7 производится по сигналам опроса, поступающим от ЭВМ по входу 9 устройства. Сигналы опроса могут поступать только при наличии сигнала запроса на выходе 12 устройства, который возникает, если появляется сигнал запроса на выходах 50 одного или нескольких блоков 7.

Опрос блоков 7 производится пооче40 редно, в соответствии с номером приоритета.

Сообщение считывается полностью, даже если в процессе считывания сообщения из некоторого блока 7 появля45 ется сигнал запроса от другого блока

7, имеющего более высокий приоритет. формула изобретения

1. Устройство для сопряжения каналов связи с ЭВМ, содержащее блок коммутации, первый блок памяти выходных сообщений, дешифратор и два элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач, в него введены тп блоков памяти входного сообщения, группа блоков анализа приоритета вход6 ного сообщения, п-1 блоков памяти выходных сообщений, блок элементов

ИЛИ и элемент задержки, причем информационные входы i-х (i=1 í) блока памяти входного сообщения и блока анализа приоритета входного сообщения подключены к информационному выходу 1 го канала связи, синхрониэирующий выход и вход готовности которого подключены соответственно к входу записи z-го блока памяти входного сообщения и синхровходу i-го блока анализа приоритета входного сообщения и к выходу готовности i-го блока анализа входного сообщения, входом сброса соединенного с выходом признака обнуления 1-го блока памяти входного сообщения, а группой выходов кода приоритета — с i-v группой адресных входов блока коммутации, информационный выход i-го блока памяти входного сообщения и выхоц готовности i-го блока анализа приоритета входного сообщения подключены к 1-му информационному входу блока коммутации, вход чтения i-го блока памяти входного сообщения соединен с i-м выходом первой группы блока коммутации, j-й выход второй группы которого (j=l, w) соединен с информационным входом и входом записи j -ro блока памяти выходного сообщения, информационный выход и выход сигнала занятости которого подключены соответственно к j-м входам блока элементов ИЛИ и первого элемента ИЛИ, выходы которых подключены соответственно к информационному входу и входу запроса ЭВМ, вход разрешения чтения j-го блока памяти выходных сообщений соединен с выходом признака обнуления (j-1)-ro блока памяти выходных сообщений, а вход сброса — через элемент задержки с выходом второго элемента ИЛИ, первый вход которого соединен через дешифратор с информационным выходом блока элементов ИЛИ, а второй вход — с выходом признака обнуления и-ro блока памя.ти выходных сообщений, входы чтения блоков памяти выходных сообщений и вход разрешения чтения первого блока памяти выходных сообщений соединены с выходом сигнала опроса ЭВМ.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что каждый блок анализа приоритета входного сообщения содержит память заголовка сообщения, информационным выходом соединен. J 278873 ную с входом дешифратора приоритета, выход которого является выходом кода приоритета блока, два триггера, дешифратор кода начала сообщения, дешифратор кода конца сообщения, элемент И и элемент задержки, причем вход сброса памяти заголовка сообщения соединен с входом сброса блрка и входами установки первого и второго триггеров, а информационный вход и вход записи — соответственно с ин:фЬрмационным входом блока и выходом элемента И, первый, прямой и инверсный входы которого соединены соответственно с синхровходом блока и выходом занятости памяти заголовка сообщения, а второй прямой вход — с

-5 выходом первого триггера, входом сброса подключенного через элемент задержки к выходу дешифратора кода начала сообщения, вход которого соединен с информационным входом блока

10 и через дешифратор кода конца сообщения с входом сброса второго тригге. ра, выход которого является выходом готовности блока.

) 278873

l2188/.3

ze, г9! п

6 т 7 sz, гя, л г

72

za

zgftl

0hÄ

21

Физ. 5

1778873

l278873

1278873

N7 99

Фиа 71

Составитель В.Вертлиб

Редактор В.Иванова Техред g.0лейник 1 оРРектоР Е.Рошко

Заказ 6840/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4