Устройство для обнаружения потери импульсов

 

Изобретение относится к импульсной технике. Цель - упрощение конструкции . Она достигается тем, что в устройство для обнаружения потери импульсов, содержащее триггер 1, формирователи импульсов 5, 6, элемент И 8, выходную и входную шины 9, 10, введены интегрирующие элементы (ИЭ) 2, 3, компаратор А, элемент ИЛИ 7, элементы И 11, 12 и инвертор 13, при этом ИЭ 2, 3 содержит резисторы 14, 15, ключи 16-19 с управляющими входами, конденсаторы 20, 21. Изобретение может быть использовано для контроля импульсных последовательностей . 2 ил. с &

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„80„„12Ы264 (51)4 Н 03 r 5 19

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

r1O ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3902600/24-21 (22) 03.06.85 (46) 30.01.87. Бюл. ¹ 4 (71) Октябрьский филиал Всесоюзного научно-исследовательского и проектно-конструкторского института комплексной автоматизации нефтяной и газовой промышленности (72) В,С.Корольков (53) 621.373.4 (088.8) (56) Авторское свидетельство СССР № 834877, кл. Н 03 К 5/19, 1981.

Авторское свидетельство СССР № 1039024, кл. Н 03 К 5/19, 1983. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике. Цель — упрощение конструкции. Она достигается тем, что в устройство для обнаружения потери импульсов, содержащее триггер 1, формирователи импульсов 5, 6, элемент

И 8, выходную и входную шины 9, 1О, введены интегрирующие элементы (ИЭ)

2, 3, компаратор 4, элемент ИЛИ 7, элементы И 11, 12 и инвертор 13, при этом ИЭ 2, 3 содержит резисторы

14, 15, ключи 16-19 с управляющими входами, конденсаторы 20, 21. Изобретение может быть использовано для контроля импульсных последовательностей. 2 ил.

87264 2 му напряжению И, подключенному к резисторам 14, 15. Ввиду того что ключи 16, 18 управляются сигналами с разных выходов триггера 1, они включаются в противофазе, ключи 17, 19 также включаются в разное время, но для их включения имеется дополнительное условие — наличие контролируемого импульса.

f5

1 12

Иэобретение относится к импульсной технике и может быть использовано для контроля импульсных после— довательностей.

Цель изобретения — упрощение конструкции.

На фиг.1 приведена функциональная схема устройства для обнаружения потери импульсов", на фиг.2 — временные диаграммы, поясняющие работу устройства.

Устройство для обнаружения потери импульсов содержит триггер 1, два интегрирующих элемента 2, 3, выходы которых соединены с входами компаратора 4, выход которого соединен с входами формирователей импульсов 5, 6, выходы которых соединены с входами элемента ИЛИ 7, выход которого соединен с первым входом третьего элемента И 8, выход которого соединен с выходной шиной 9 устройства, входная шина 10 устройства соединена со счетным входом триггера 1 и входами элементов И 11, 12 и инвертора 13, выход которого соединен с вторым входом элемента И 8, выходы триггера 1 соединены с первыми управляющими входами интегрирующих элементов и с вторыми входами перво-

ro и второго элементов И 11, 12, выходы которых соединены с вторыми управляющими входами интегрирующих элементов 2, 3. Интегрирующие элементы

2, 3 содержат: резисторы 14, 15, ключи 16-19 с управляющими входами, конденсаторы 20, 21.

Устройство работает следующим образом.

Контролируемая последовательность импульсов поступает на первую входную шину 10 устройства (фиг.2а), с которой соединен вход триггера 1, входы элементов И 11, 12 и инвертора

13. Данное устройство предназначено для обнаружения потери импульсов в последовательностях с плавным изменением периодов импульсов, следующих друг за другом, где длительности импульсов превышают максимальное приращение периодов. Триггер 1 переключается по отрицательному перепаду импульсов, поступающих с шины 10 (фиг.2в,г), открывая один из ключей

16, 18 интегрирующих элементов 2, 3.

Интегрирующие элементы 2,3 преобразуют периоды контролируемых импульсов в напряжение (cfear.2д,е) по сигналам с управляющих входов и опорноИнтегрирующие элементы 2, 3 работают идентично, в их работе можно выделить три такта. В первом такте ключ

16 (18) открыт, ключ 17 (19) закрытидет интегрирование, во втором такте ключи 16 (18), 17 (19) закрыты, сох— раняется потенциал, накопленный на конденсаторе 20 (21) в первом такте, в третьем такте по поступлении контролируемого импульса открывается ключ 17 (19), происходит быстрый разряд конденсатора 20(21) ° Выходные напряжения с интегрирующих элементов сравниваются компаратором 4, который формирует на свой выход двухполярный сигнал (фиг.2ж). Сигнал с выхода компаратора 4 поступает на входы формирователей импульсов 5, 6, которые вырабатывают на свои выходы короткие импульсы (фиг.2з,и) на разные фронты входного сигнала. Эти импульсы через элемент ИЛИ 7 проходят на первый вход элемента И 8, но на шину 9 проходят лишь в случае потери импульса в контролируемой последовательности (фиг.2к), т.к. при наличии импульса в контролируемой последовательности элемент И 8 оказывается закрытым сигналом с второго входа, поступающим с выхода инвертора 13.

Формула изобретения

Устройство для обнаружения потери импульсов, содержащее триггер, два формирователя импульсов, элемент

И, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в него введены два элемента И, два интегрирующих элемента, компаратор, элемент ИЛИ и инвертор, причем входная шина подключена к входу триггера, первым входам первого и второго элементов

И и входу инвертора, первый выход триггера подключен к первому управляющему входу первого интегрирующего элемента и второму входу второго элемента И, второй выход триггера подключен к первому управляющему вхо128 7264 Риг. г

Составитель В.Герасимов

Техред И.Попович Корректор М.Демчик

Редактор M.Öèòêèíà

Заказ 7728/58

Тиразк 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 ду второго интегрирующего элемента и второму входу первого элемента И, выходы первого и второго элементов

И подключены к вторым управляющим входам соответственно первого и второго интегрирующих элементов, выходы которых подключены к входам компаратора, выход которого подключен к входам двух формирователей импульсов, выходы которых через элемент

ИЛИ подключены к первому входу третьего элемента И, второй вход которого подключен к выходу инвертора, а его выход — к выходной шине °