Устройство для сбора диагностической информации о формировании адресов переходов микропрограмм

 

Изобретение относится к области вычислительной техники и может применяться при диагностике неисправностей центральных устройств микропрограммных ЭВМ, Целью изобретения является сокращение оборудования за счет уменьшения объема блока. Устройство содержит схему сравнения, элемент задержки, два элемента И, два элемента ИЛИ, две группы эле-, ментов И, два дешифратора, регистр микрокоманд, два коммутатора, регистр адреса, блок памяти и счетчик. Указанная совокупность признаков позволяет достигнуть цель изобретения. 3 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<1Ю 1È>

2 А1 (51)4 С 06 F 11 00 9 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3704009/24-24 (22) 19. 12.83 (46) 15.02.87. Бюл. И 6 (72) 10.М.Пшеницын (53) 681.32(088.8) (56) Патент Франции В 2200990, кл. С 06 F 9/06, 1973. (54) УСТРОЙСТВО ДЛЯ СБОРА ДИАГНОСТИЧЕСКОЙ ИНФОРМАЦИИ О ФОРМИРОВАНИИ

АДРЕСОВ ПЕРЕХОДОВ МИКРОПРОГРАММ (57) Изобретение относится к области вычислительной техники и может применяться при диагностике неисправностей центральных устройств микропрограммных ЭВМ. Целью изобретения является сокращение оборудования за счет уменьшения объема блока. Устройство содержит схему сравнения, элемент задержки, два элемента И, два элемента ИЛИ, две группы эле-, ментов И, два дешифратора, регистр микрокоманд, два коммутатора, регистр адреса, блок памяти и счетчик.

Указанная совокупность признаков позволяет достигнуть цель изобретения.

3 ил., 1 табл.

12

Устройство относится к вычислительной технике и может быть применено при диагностике неисправностей центральных устройств микропрограммных ЗВК.

Цель изобретенЪ я — сокращение оборудования за счет уменьшения объема блока памяти, На фиг.1 приведена схема устройства хранения микропрограммной последовательности; на фиг.2 — временная диаграмма работы устройства; на фиг.3 — фрагмент диагностируемого алгоритма микропрограммы.

Устройство содержит регистр 1 микрокоманд, первый 2 и второй 3 коммутаторы, регистр 4 адреса, блок

5 памяти, первый 6 и второй 7 дешифраторы, первый 8 и второй 9 элементы ИЛИ, схему 10 сравнения,элемент 11 задержки, счетчик 12, первый 13 и второй 14 элементы И,пер вую группу элементов И 15, вторую группу элементов И 16, информационный вход 17, вход 18 модифицируемых разрядов адреса микрокоманды,группу

19 входов текущего адреса микрокоманды, первый вход 20 условий, второй вход 21 условий, группу 22 адресных выходов, вход 23 признака режима, синхровход 24, вход 25 сброса °

Устройство работает следующим образом.

903?8 2 ние". Сигнал на входе 25 разрешает прохождение сигнала "Несравнениен на выход элемента И 14 и далее на вход счетчика 12. Значение счетчика 12 увеличивается на "+1", и адрес следу ющей мнкрокомандых сформированный в (n + 1)-м такте, записывается в блок

5 памяти в ячейку на единицу старше предыдущей, не затирая несравнивший10 cR адрес микрокоманды. Если в п-м такте сигнал "Несравнение" отсутствует, то значение счет;ика 12 í (n+2) м такте остается неизменным и сравнившийся реальный адрес микрокоманды после записи в .блок 5 памяти в (и+1)-м такте также затрется в (n + 2)-м такте последующим адресом.

Зацсминание адресов ветвлений— средство, дающее возможность меньшим

20 количеством запоминаемых адресов однозначно восстановить выполненную программную последовательность. Совместно с распечаткой программы можно однозначно восстановить недостающие адреса выполненной программы, а затем сравнить с заданным ходом программы.

На фиг.3 приведен фрагмент распечатки алгоритма микропрограммы, Л этом алгоритме над симоволом хххх (), в котором дается расшифровка микрокоманды, пишется адрес этой микрокоманды с шестнадцатиричном коде.

Разветвление изображается символами или

В каждом машинном такте на первые и вторые входы схемы 10 сравнения поступает соответственный реальный адрес следующей микрокоманды с выхода второго коммутатора 3 и ожидаемый адрес. 40

В случае несравнения реального и ожидаемого адресов мирокоманд на выходе схемы 10 сравнения вырабатывается сигнал "Несравнение х который поступает на вход элемента 11 45 задержки.

В (n + 1)-м такте происходит занесение сформированного адреса из второго коммутатора 3 в регистр 4 адреса и новой микрокоманды на регистр 50

1 микрокоманд сигналом, поступающим по входу 25, а также запись этого адреса из регистра 4 адреса в блок

5 памяти сигналом, поступающим по входу 24 в ячейку, адресованную счет- 55 чиком 12. Вначале (n + 2)-го такта, если в и-м такте имелось несравнение адресов, на выходе элемента 11 задержки появляется сигнал "НесравнеЦифрами на ветвлениях указываются значения последних битов адресов ветвлений в двоичном коде, Таким образом, биты 0 или 00 на втевлении означают, что адрес этого ветвления является наименьшим из возможных адресов ветвленйй, Б таблице показан пример восстановления микропрограммной последовательности, По имеющемуся алгоритму микропрограммы и запомненным адресам в столбцах 2 или 3 необходимо однозначно восстановить последовательность адресов, находящуюся в столбце 1, Для восстановления выполненной микропрограммной последовательности (столбец 1) необходимо между заполненными адресами ветвлений (столбец

2) подставить недостающие адреса следующих за ними микрокоманд, которые берутся из распечатки алгоритма

Продолжение таблицы а Ь

183С

1846

1ВЗС

187А

1844! ВА1

1882

187А

1ВСД ственно.

Таким образом, по запомненным адресам, отличным от ожидаемого адреса, находящимся в столбце 3 таблицы, 30 можно также однозначно восстановить выполненную микропрограммную после довательность (столбец 1).

1ВАС

1ВЩ

1882

Формула изобретения

Устройство для сбора диагностической информации о формировании ад40 ресов переходов микропрограмм, содержащее первый и второй дешифраторы, первую и вторую группы элементов И, первый и второй элементы ИЛИ, первый элемент И, первый и второй ком45 мутаторы, регистр адреса, регистр микрокоманд, счетчик и блок памяти, причем выход поля младших разрядов адреса регистра микрокоманд соединен с первыми информационными входами

50 первой и второй групп первого коммутатора, вторые информационные входы первой и второй групп которого соединены с выходом поля старших разрядов адреса регистра микрокоманд, первый и второй выходы признаков модификации адреса которого соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с управляющим вхо1811

1811

1811

1828

1822

1822

1838

1828

18ОЕ

1828

187А

18ОА

1882

1809

1ВОА

1834

1809

1838

1807

3 1290328 микропрограммы. Например, между адресами 1822 и 1828 подставляется из алгоритма недостающий адрес 180Е и т.д.

В случае неоднозначности следую- 5 1834 щего адреса микрокоманды (например, при условном. переходе) из распечатки алгоритма микропрограммы берется наименьший адрес из возможных адресов ветвлений (ожидаемый). 10

Например, после микрокоманды с адресом 1828 из возможных следующих незапомненных адресов 1ВОА и 1808 1845 берется наименьший 1ВОА (находится на ветвлении с меткой О), после ад- 15 1846 реса 1807 берется наименьший адрес

1834 (находится на ветвлении с

1831 меткой 00) и т.д.

Устройством запоминаются адреса ветвлений 1811 и 1882, хотя они и 20 меньшие из указанных в алгоритме,од- 1878 нако не наименьшие из возможных адресов ветвлений (наименьшими в данном случае были бы соответственно

1810 и 1880), поэтому находятся на 25 ветвлениях с метками 01 и 10 соответ129032 дом первого коммутатора, третий информационный вход первой группы которого соединен с выходом старших разрядов регистра адреса, группа информационных входов которого соединена с группой выходов второго коммутатора и подключена к группе адресных выходов устройства, первый информационный вход первой группы ко торого соединен с первым выходом пер- f0 вого коммутатора, третий информационный вход второй группы которого подключен к входу модифицируемых разрядов адреса микрокоманды устройства, вторая группа информационных входов второго коммутатора подключена к труппе входов текущего адреса микрокоманды устройства, второй и третий информационные входы первой группы второго коммутатора соединены соот- 20 ветственно с выходами первого и второго элементов ИЛИ, первые входы которых соединены соответственно с пер выми выходами первого и второго дешифраторов, остальные выходы которых соединены с первыми входами элементов И первой и второй групп, выходы которых соединены с остальными входами соответственно первого и второго элементов ИЛИ, вторые входы 30 элементов И первой и второй групп соединены соответственно с первым и вторым входами условий устройства„ информационный вход устройства подключен к информационному входу ре- 35 гистра микрокоманд, вход сброса ко17

8 6 торого соединен с входом сброса регистра адреса и подключен к входу сброса устройства, выход регистра адреса соединен r. информационным входом памяти, адресный вход которого соединен с выходом счетчика, вход признака. режима. устройства подключен к управляющему входу второго коммутатора, синхровход устройства подключен к входу записи блока памяти, выходы первого и второго полей условий регистра микрокоманд соединены соответственно с входами первого и второго дешифраторов,о тл и ч а ю щ е е с я тем, что, с целью сокращения оборудования за счет уменьшения объема блока памя- . ти, оно содержит схему сравнения, второй элемент И и элемент задержки,. причем вьгход схемы сравнения соединен через элемент задержки с первым входом второго элемента И, второй вход и выход которого соединены соответственно с входом сброса устройства и счетным входом счетчика, группа выходов второго коммутатора соединена с первой группой входов схемы сравнения, с первого по пятый входы второй группы которого соединены соответственно с вторым выходом первого коммутатора, с выходом поля младших разрядов адреса регистра микрокоманд,с выходом поля старших разрядов адреса регистра микрокоманд и с первыми выходами первого и второго дешифраторов, 21

1290328 ино у

n+f л+2 йаоР

/ еуипра ауресаФ гулра игнал

„Несаа5нение

"на Node схема/ сраднения Й7

Феню. РлщРненце" на

®gede зюгюьюа заюга ни 11 дыкоР

УЯЕГЮ Ю77а LIN дююР счеючина 18

Фиг. 2

Произв.-полигр. пр-тие, г. Укгород, ул. Проектная, 4

ВНИИПИ Заказ 7903/47 >ираж 673 Подписное