Логический элемент

 

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых логических комбинационных узлов. Цель изобретения - расширение функциональных возможностей и повышение быстродействия достигается путем увеличения числа формируемых одновременно логических функций и уменьшения межузловых емкостей. Устройство содержит р-транзисторы 2,4 п-транзисторы 6,7. Для достижения поставленной цели в устройство введены п-транзисторы 15, 16, 17, 18, «9, р-транзисторы 10, 11, 12, 13, 14. 1 ил. «о (Л С -- со ОТ ел to

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) . (111 (51) 4 H 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

t (21) 3870774/24-21 (22) 20.03 ° 85 (46) 07.03.87. Бюл. Р 9 (72) А.Е.Заболотный, С.Н.Косоусов, В.Q,Èàêñèìîâ и Я.Я.Петричкович (53) 62 1.374(088.8) (56) Букреев И.И. и др. Микроэлектронные схемы цифровых устройств, М.; Советское радио, 1973, с. 45, рис. 1.44.

Авторское свидетельство СССР

Ф 1072264, кл. Н 03 К 19/094, 1982. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к области импульсной техники и может быть использовано при построении цифровых логических комбинационных узлов.

Цель изобретения — расширение функциональных возможностей и повышение быстродействия достигается путем увеличения числа формируемых одновременно логических функций и уменьшения межузловых емкостей. Устройство содержит р-транзисторы 2,4,п-транзис" торы 6,7. Для достижения поставленной цели в устройство введены и-транзисторы 15, 16, 17, 18, (9, р-транзисторы 10, 11, 12, 13, 14. 1 ил.

1295512

Изобретение относится к импульсной технике и может быть использовано при построении цифровыхлогических комбинационных узлов.

Целью изобретения является расширение функциональных возможностей и повышение быстродействия за счет увеличения числа формируемых одновременно логических функций и уменьшения межузловых емкостей. 10

На чертеже изображена электрическая принципиальная схема логического элемента.

Логический элемент на ИДП-транзисторах содержит первую входную шину 1, соединенную с затвором первого р-транзистора 2, вторую входную шину 3, соединенную с затвором второго р-транзистора 4, исток которого соединен с шиной 5 питания, первый и 20 второй п-транзисторы 6 и 7. истоки которых соединены с общей шиной 8, первую выходную шину 9, пять р-транзисторов 10-14 и пять и-транзисторов

15-19, истоки первого, второго; третьего и четвертого р-транзисторов

2, 4, 10 и 11 соединены с шиной 5 питания, истоки третьего и четвертого п-транзисторов 15 и 16 — с общей шиной 8, затвор первого р-транзистора

2 соединен. с затворами второго и третьего и-транзисторов 7 и 15 и с

I затвором четвертого р-транзистора

11 затвор пятого р-транзистора 12

У

35 соединен с затвором первого и-транзистора 6, истоком шестого р-транзистора 13, истоками третьего и четвертого и-транзисторов 15 и 16, истоком пятого и-транзистора 17 и с второй выходной шиной 20. сток первого р-транзистора 2 соединен со стоком пятого р-транзистора 12; стоком второго р-транзистора 4, стоком шестого и-транзистора 18, затворами третьего р-транзистора 10 и пятого

n"òðàíçHñòîðà 17 и третьей выходной шиной 21, сток пятого р-транзистора

12 соединен со стоком первого итранзистора 6, стоками седьмого итранзистора 19 и четвертой выходной

0 шиной 22, исток седьмого и-транзистора 19 соединен со стоком второго и-транзистора 7 и истоком шестого и-транзистора 18, затвор седьмого итранзистора 19 соединен с затворами

55 шестого и четвертого и-транзисторов

18 и 16 и второго, шестого и седьмого р-транзисторов 4, 13 и 14, сток шестого р-транзистора 13 соединен со стоком четвертого р-транзистора 11 и истоком седьмого р-транзистора 14, сток которого соединен со стоками третьего р-транзистора 10 и пятого и-транзистора 17 и с первой выходной шиной 9.

Логический элемент работает следующим образом.

На входные шины 1 и 3 подаются аргументы А и В, на шинах 9, 20 и

21 формируются логические функции

ИСКЛЮЧИТЕЛЬНОЕ ИЛИ, ИЛИ-НЕ, И-НЕ и

СУИИА, т.е. на шине 9 формируется функция А В + В А, на шине 20 - А +

+ В, на шине 21 - А В, на шине 21

АВ+АВ.

Формула и з обр ет ения

Логический элемент на ИДП-транзисторах, содержащий первую входную шину, соединенную с затвором первого р-транзистора, вторую входную шину, соединенную с затвором второго ртранзистора, исток которого соединен с шиной питания, первый и второй итранэисторы, истоки которых соединены с общей шиной, первую выходную шину, отличающийся тем, что с целью расширения функциональных возможностей и повышения быстродействия, в него введены пять ртранзисторов и пять п-транзисторов, истоки первого, третьего и четвертого р-транзисторов соединены с шиной питания, истоки третьего и четвертого и-транзисторов — с общей шиной, затвор первого р-транзистора соединен с затворами второго и третьего и-транзисторов и с затвором четвертого р-транзистора, затвор пятого ртранзистора соединен с затвором первого п-транзистора, истоком шестого р-транзистора, стоками третьего и четвертого п-транзисторов, истоками пятого и-транзистора и второй выходной шиной, сток первого р-транзистора соединен со стоком пятого р-транзистора„ стоком второго р-транзистора, стоком шестого п-транзистора, затворами третьего р-транзистора и пятого п-транзистора и третьей выходной шиной, сток шестого р-транзистора соединен со стоком первого итранзистора, стоками седьмого п-транзистора и четвертой выходной шиной, исток седьмого и-транзистора соеди1295512

Составитель А.Кабанов

Техред В.Кадар Корректор M.Демчик

Редактор О.Юрковецкая

Заказ 627/61

Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 нен со стоком второго и-транзистора и истоком шестого п-транзистора, затвор седьмого и-транзистора соединен с затворами шестого и четвертого п-транзисторов и второго, шестого и седьмого р-транзисторов, сток шестоro р-транзистора соединен со стоком четвертого р-транзистора и истоком седьмого р-транзистора, сток которого соединен со.стоками третьего р-транзистора, пятого и-транзистора и с первой выходной шиной.

Логический элемент Логический элемент Логический элемент 

 

Похожие патенты:

Изобретение относится к электронной коммутационной и вычислительной технике

Изобретение относится к области ,коммутационной вычислительной техники

Изобретение относится к микроэлектронике и вычислительной технике и предназначено для реализации всех логических функций п переменных

Изобретение относится к импульсной технике и может использоваться при разработке универсальных и спе- , циализированных интегральных схем на комплементарных МДП-транзисторах

Изобретение относится к полупроводниковой электронике

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МОП- транзисторах в качестве формирователя командных и тактовых импульсов

Изобретение относится к устройствам реализации управляемых логических функций

Изобретение относится к вычислительной технике и может быть ис пользовано в качестве формирователя переноса в устройствах суммирования и вычитания

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх