Пороговый элемент

 

Изобретение относится к области автоматики и вычислительной техники и может быть использов&но для построения различных устройств обработки дискретной информации. Целью изобретения является расширение функциональньпс возможностей за счет работы с отрицательными весами и их быстродействие . Для достижения цели в устройство введены (2p+k)-канальный сканирующий мультиплексор 2, (p+k-1) накопителей 9-1 - 9-(p+k-l), группы элементов И 7-1 - 7(р-1) и 8-1 - 8(p+k-l), элемент ИЛИ 6, (р-1) блоков 10-1 - 10-(р-1) формирования счетных импульсов, элемент И 12, формирователь 4 счетных импульсов. Устройство также содержит генератор 1 тактовых импульсов, триггер 11, счетный узел 3, элемент ИЛИ 5, входные информационные шины 13, вькодные шины 15. Блок 10 формирования счетных импульсов содержит элементы ИЛИ 17 и 18 и формирователь 19 счетных импульсов . Блок 10 имеет два выхода 20-1 и 20-2. В материалах изобретения приведены также схемы многоканального сканирзтощего мультиплексора, распределителя импульсов, регистра сдвига и накопителей. 8 ил. (О (Л № «Гг efjust

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5D 4 Н 03 К 19/23

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / -.

Н А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ

15 (21) 3855235/24-21 (22) 07.01. 85 (46) 15.03.87. Бюл. Ф 10 (72) О.Н. Музыченко (53) 681.325.65(088.8) (56) Патент США N - 4027175, кл. 301-211, 1977.

Авторское свидетельство СССР

1(1091344, кл. Н 03 К 19/23, 1983. (54) ПОРОГОВЫЙ ЭЛЕМЕНТ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения различных устройств обработки дискретной информации. Целью изобретения является расширение функциональных возможностей за счет работы с отрицательными весами и их быстродействие. Для достижения цели в устройство введены (2p+k)-канальный сканирующий мультиплексор 2, (+k-1) накопителей 9-1 — 9-(p+k 1), группы элементов И 7 — 1 — 7(р-1) и 8-1

8(р+К-1), элемент ИЛИ 6, (р-1) блоков 10-1 — 10-(р-1) формирования счетных импульсов, элемент И 12, формирователь 4 счетных импульсов. Устройство также содержит генератор 1 тактовых импульсов, триггер 11, счетный узел 3, элемент ИЛИ 5, входные информационные шины 13, выходные ши-. ны 15. Блок 10 формирования счетных импульсов содержит элементы ИЛИ 17 и

18 и формирователь 19 счетных импульсов. Блок 10 имеет два выхода 20-1 и 20-2. В материалах изобретения приведены также схемы многоканального сканирующего мультиплексора, распределителя импульсов, регистра сдвига и накопителей. 8 ил.

1. )2972

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации. 5

Целью изобретения является расширение функциональных возможностей., за счет работы с отрицательными весами, и повышение быстродействия.

На фиг, 1 представлена структурная схема предлагаемого порогового элемента для случая k = 0; на фиг ° 2в то же, для случая 1 0; на фиг. 3— структурная схема многоканального сканирующего мультиплексора; на

15 фиг. 4 — схема распределителя импульсов; на фиг, 5 — (вариант) структурная схема многоканального сканирующего мультиплексора; на фиг. б — схема регистра сдвига; на фиг. 7 и 8 схемы накопителей. . Предлагаемый пороговый элемент содержит (фиг. 1 и 2) генератор 1 тактовых импульсов, (2p+k)-канальный сканирующий мультиплексор 2, счетный узел 3, формирователь 4 счетных импульсов, элемент ИЛИ 5, дополнительный элемент ИЛИ 6, группу элементов

И 7-1 — 7-(р-1) группу элементов

И 8-1 — 8-(p+k-l}, накопители 9-1

-k-(p+k-1}, блоки 10-) †10-(р-)) формирования счетных импульсов,триггер Il, элемент И 12. (2y+k)-канальный сканирующий муль

35 типлексор 2 соединен информационными входами с (2p+k) группами входных информационных шин 13, тактовым входом — с выходом генератора 1 тактовых импульсов, выходом останова — с вхо- щ дом триггера 11, i-м выходом (i

2,...,р) — с первым входом блока

l0-(i-1) формирования счетных импульсов, первым выходом — с входом элемента ИЛИ 5, (р+1}-м выходом — с вхо-45 дом дополнительного элемента ИЛИ 6, (р+1)-м выходом (i 2,...,р) — с вторым входом блока 10-(i-1) формирования счетных импульсов, (2p+j)-м выходом (3= 1,2,...,k) — с суммирующим счетным входом накопителя 9-(p+j-)). первый выход которого соединен с входом элемента И 8-(p+j-l}, 7-(p+j -1) при отрицательных весах входов соответствующей группы 13- (p+j-1), выход55 которого соединен с вычитающим счетным входом накопителя 9 — (p+j-1) и входом элемента ИЛИ 5 (б при отрицательных весах входов соответствукицей

19 2 гp EIbt 13-(p+j)), а входы — с выходами генератора I тактовых импульсов, триггера II, первыми выходами накопителей 9 -(р-9)-(p+j 2) и первыми (вторыми) выходами накопителей 9-) — 9° (Р 1) °

Первый и второй выходы блока 10-i (i=- I,...,ð-1) формирования счетных импульсов соединены с суммирующим и вычитающим счетными входами накопителя 9-(i), первый и второй выходы которого соединены с первыми входами элементов И 8-(i) и 7-(i) соответственно, вторые входы которых соединены с выходом генератора 1, а третьи— с выходом триггера 11, а выходы — с четвертым и третьим входами блока !

О-(i) формирования счетных импульсов и входами элемента ИЛИ 5 и элемента ИЛИ б соответственно.

Входы элемента И 7-i (i = 2,..., р-1) соединены с вторыми выходами накопителей 9-1 — 9-(i-1) входы элемента И 8-i (i = 2,...,р-l) соединены с первыми выходами накопителей 9-1

9-(i-1) °

Выходы элементов ИЛИ 5 и 6 соединены соответственно с первым и вторым

I входами формирователя 4 счетных импульсов, первый и второй выходы которого соединены с суммирующим и вычитающим счетными входами счетного узла 3, выход которого соединен с выходной шиной 14.

Третьи выходы накопителей 9-1

9-(р-1) и вторые выходы накопителей

9-р — 9-(p+k-1) соединены с входами элемента И 12, выход которого соединен с выходной шиной 15, а вход — с выходом 16 триггера II.

В качестве триггера II может использоваться счетный триггер или RSтриггер, в зависимости от выполнения сканирующего мультиплексора 2.

В случае использования сканирующего мультиплексора, показанного на фиг. 3, а в качестве его выхода останова — выход левого элемента И-НЕ последнего разряда распределителя lá импульсов (фиг. 4), триггер ll выполняется в виде счетного триггера. При использовании в качестве выхода останова выхода правого элемента И-НЕ последнего разряда распределителя импульсов (фиг. 4) триггер II выполняется в виде RS-триггера. В случае использования сканирующего мультиплексора 2, показанного на фиг. 5, триг1297219 Д ге- сдвига соединен с выходом 27 — j (2p+j )канального сканирования мультиплексора, а инверсные выходы разрядов с ле- входами элемента И 28-j (1 = 1,2, ор- 5 2p+k) выходы элементов И 28-j соединены с входами элемента И 29, выход од которого соединен с выходом 30 остар- нова мультиплексора. Входы разрешения ен записи регистров сдвига соединены с

10 входом 31 разрешения записи мультиор- плексора. о- Возможная схемная реализация регистра сдвига показана на фиг. 6.

Счетный узел 3 может быть выполер- 15 нен в виде реверсивного счетчика на

1log (и,+и +1)(р разрядов, где и, число положительных входов, а п ди- число отрицательных входов пороговогс ка элемента, и дешифратора, выход и вхо20 ды которого соединены соответственно

7 с выходом счетного узла и выходами ко- счетчика, суммирующий и вычитающий счетные входы счетчика являются соот р- ветственно суммирующим и вычитающим о- 25 счетными входами счетного узла, а вход сброса счетчика — входом сброса ль- счетного узла.

В исходном состоянии в счетчик записан код числа q ) и

30 Дешифратор может быть выполнен как н- в известном устройстве в виде послехо- довательно соединенных элементов И и р+к) ИЛИ, на выходе последнего элемента единичный потенциал имеет место, если

35 в счетчик записано число q + А.

-ro По выполненным функциям дешифратор в), представляет собой пороговый элемент с порогом, равным q + а и весами входов, равными 2, 2, 2 и т.д.

Счетный узел 10 может быть выпол1 нен в виде реверсивного счетчика на ръ) log (n, +n +1) (разрядов, выход прямого плеча р-го разряда является выходом счетного узла, суммирующим и ювычитающим счетными входами которого являются суммирующий и вычитающий счетные входы счетчика, а его вход сброса — входом сброса счетного узла.

В исходном состоянии в счетчик за50

p-t писан код числа 2 -а. При сбросе ль — счетного узла счетчик устанавливается в исходное состояние.

rep 11 выполняется в виде КБ-тр1.г ра. Формирователь 4 счетных импуль сов может быть выполнен в виде двух элементов И, первый вход первого э мента И соединен с первым входом ф мирователя, его инверсный вход — с вторым входом формирователя, а вых с первым выходом формирователя, пе вый вход второго элемента И соедин с вторым входом формирователя, его инверсный вход — с первым входом ф мирователя, а выход — с вторым вых дом формирователя.

Блок 10 формирования счетных им пульсов (фиг. 1) может содержать п вый 17 и второй 18 элементы ИЛИ и формирователь 19 счетных импульсов первый и второй входы которого сое иены с первым и вторым входами бло соответственно, а первый и второй выходы — с входами элементов ИЛИ 1 и 18 соответственно, вторые входы торых соединены с третьим и четвер тым входами блока, а выходы — с пе вым 20-1 и вторым 20-2 выходами бл ка. (2p+k)-канальный сканирующий му типлексор 2 может быть выполнен (фиг. 3) в виде распределителя им— пульсов 21, (2p+k) групп 22-1 — 22 (2p+k) элементов И и (2p+k) элеме тов ИЛИ 23-1 — 23-(2p+k) первые в ды элементов И группы 22-1 — 22-(2 соединены с выходами распределителя 21 импульсов (первый вход i-го элемента И соединяется с выходом разряда распределителя 21 импульсо а вторые входы — с информационными входами мультиплексора, выходы эле ментов И группы 22-(j) соединены с входами элемента ИЛИ 23-j, выход к торого соединен с выходом 24-j мул типлексора, тактовый вход которого соединен с тактовым входом распред лителя 21 импульсов, а выход оста ва — с выходом последнего разряда распределителя 21 импульсов.

Возможная схемная реализация ра пределителя 21 импульсов показана фиг. 4. (2p+k)-канальный сканирующий м типлексор 2 может быть выполнен (фиг. 5) в виде (2p+k) регистров сдвига 25-1 — 25-(2p+k), тактовые входы которых соединены с тактовым входом 26 мультиплексора, информационные входы — с его информационными входами 13, выход переноса регистра 25-j

Накопитель 9-j (j = l 2,...,P 1) может быть выполнен, например, в виде реверсивного двои нного счетчика с двумя счетными входами, элемента И и двух многопороговых элементов с веса1297219 о — 1 ми входов 2, 2, 2,...,2 и порогами а = q + m + 1 у первого и (< z а = 2 — а„+ 1 у второго, где m — количество входов с отрицательными весами в группе 13-j. Первый пороговый элемент соединен входами с прямыми выходами разрядов (триггеров) счетчика, а выходом — с первым выходом накопителя. Второй пороговый элемент соединен входами с инверсными выходами разрядов (триггеров) счетчика, а выходом — с вторым выходом накопителя. Элемент И соединен входами с прямыми выходами разрядов счетчика с номерами, равными номерам единичных разрядов в двоичном представлении числа q + m z, где q h О, и с инверсными выходами остальных разрядов, а выходом †с третьим выходом накопителя. Число разрядов счетчика о )log (m, + ш + 1)(, где m — число входов с положительными весами в группе 1З-j.

С точки зрения простоты реализации целесообразно выбирать еС =11о@ (ш+1)(+

+1, где m = max fm,,mz) и а, = 2, с-1 либо а, = 2 + 1, при этом один из указанных выше пороговых элементов выполняется просто в вйде линии связи с соответствующего выхода счетчика.

oC-<

При а, = 2 первый пороговый элемент выполняется в виде линии связи с прямого выхода последнего ю4 -го разряда счетчика с первым выходом нако.— пителя. Элемент И соединен входами с инверсным выходом последнего g-го разряда счетчика и прямыми выходами остальных разрядов, а выходом — с третьим выходом накопителя. Второй пороговый элемент выполнен в виде элемента И, первый вход которого со— единен с инверсным выходом последнегоМ, -го разряда счетчика, выход — с вторым выходом накопителя, а второй вход с выходом элемента ИЛИ, выходы которого соединены с инверсными выходами разрядов ат первого до (м-1)-го.

Данная схемная реализация накопителя показана на фиг. 7 для случая

М= 4, т е. приm 8, mz < 7.

Прямой выход четвертого разряда счетчика соединен с первым выходом накопителя 32. Прямые выходы 1-3 разрядов счетчика и инверсный выход. четвертого разряда соединены с входами элемента И 33, выход которого соединен с третьим выходом 34 накопителя.

Второй пороговый элемент 35 выполнен в виде элемента И, соединенного первым входом с инверсным выходом четвертого разряда, выходом — с вторым выходом блока 36, а вторым входом — с выходом элемента ИЛИ, входы которого соединены выходами 1-3 разрядов счетчика. м -

При а = 2 + 1 первый пороговый элемент выполнен в виде элемента И, первый вход которого соединен с выходом последнего разряда счетчика, выход — с первым выходом накопителя, а второй вход — с выходом элемента

ИЛИ, входы которого соединены с прямыми выходами разрядов счетчика от первого до (о6-1)-ro.

20 Входы элемента И соединены с прямыми выходами последнего разряда счет чика и инверсными выходами остальных разрядов счетчика, а выход . — с третьим выходом накопителя.

25 Второй пороговый элемент выполнен в виде шины связи с инверсного выхода последнего -го разряда счетчика на второй выход накопителя.

Схема накопителя показана (фиг. 8)

3О для случая с . = 3, т.е. при m 3 и ш а 4. С целью повышения быстродействия накопитель может быть выполнен к к на счетчике построенном на К-$ — R -S

У t триггерах, как показано на фиг. 8.

Инверсный выход третьего разряда счетчика соединен с вторым выходом 36 накопителя. Элемент И соединен входами с прямым выходом третьего разряда ,1(1 и инверсными выходами 1 и 2 разрядов счетчика, а выходом — с третьим выходом 34 накопителя.

Первый пороговый элемент выполнен

4 в виде элемента И, первый вход кото,15 рого соединен с прямым выходом третьего разряда, второй вход — с выходом элемента ИЛИ, входы которого соедине. ны с выходами 1 и 2 разрядов счетчика, выход элемента И соединен с пер5О вым выходом 32 накопителя.

Накопитель 9-j (j - V p+1,...,p+

+k-1) может быть выполнен, например, в виде реверсивного двоичного счетчи. ка с двумя счетными входами, прямые

55 выходы разрядов которого соединены с входами элемента HJIH прямой выход которого является первым выходом накопителя, а инверсный выход — вторым выходом накопителя. Суммирующий и выПо мере поступления тактовых импульсов на тактовый вход мультиплексора 2 с выхода генератора 1, он формирует íà j-м выходе (j = 1,2,... ...,2р+Е)последовательность импульсов, совпадающих с тактовыми, число которых равно числу единичных сигналов на входах соответствующей группы входных шин 13. Каждая -.ара групп входных шин 13-j (j= 1,2,...,р) включает одну группу с единичными положительны—

7 129721 читающий счетные входы счетчика являются суммирующим и вычитающим счет,ными входами накопителя. Смена информации на выходах счетчика, которые соединены с входами элемента ИЛИ вЂ” по заднему фронту импульса на счетном входе. Количество разрядов счетчика равно )1од (оп+1)(, где m — число входов в группе !3-j (17-j). Счетчик может быть выполнен как показано íà 10 фиг. 7 и 8.

Для обеспечения установки счетчиков накопителей в начальное состояние с входом сброса соединены входы установки в единичное состояние разрядов 15 с номерами, равными номерам ненулевых разрядов кода начального состояния, и входы установки в ноль остальных разрядов.

Функционирование р-канального ска- 20 нирующего мультиплексора (фиг. 3) про исходит следующим образом.

В исходном состоянии распределитель 21 импульсов сброшен, при этом в единичном состоянии находится первый разряд распределителя.

По мере поступления тактовых импульсов на тактовый вход распределителя 21 импульсов на его выходах от первого до последнего m-го последова- -З0 тельно появляются импульсы (в течение длительности тактового импульса), поступающие на первые входы соответствующих элементов И каждой из групп

22-1 — 22-(2p+k) и разрешающие прохож-35 дение на их выход сигналов с соответствующих входных шин 13. В результате на выходах элементов И каждой из групп

22-j на вторые входы которых поступают единичные сигналы с входных шин, 40 в течение длительности тактового импульса формируются единичные импульсы, поступающие через элемент ИЛИ 23-j на j-й выход сканирующего мультиплексора. По окончании ш-го тактового им- 45 пульса распределитель 21 обнуляется (все разряды в нулевом состоянии) и при поступлении следующих тактовых импульсов, импульсов на своих выходах не формирует. В результате в течение 50 ш тактов, на j ì выходе мультиплексос ра формируется последовательность из

Х, импульсов, число которых равно

Г 13 числу единичных сигналов на входных шинах группы 13-j.

Работа (2p+k)-канального сканирующего мультиплексора (фиг. 5) происходит следующим образом.

9 8

В исходном состоянии в каждый из регистров 25-j сдвига записывается входной код с группы входных шин !3-j путем подачи на вход 31 разрешения записи регистра 13-j сдвига единичного сигнала (j = 1,2,.,2p+k).

При поступлении тактовых импульсов на тактовый вход 26 регистра 25-j сдвига каждый раз происходит сдвиг кода в регистре на один разряд вправо, причем на выходе переноса регистра (выходе переноса последнего правого разряда) в течение длительности тактового импульса появляются единичные импульсы, когда последний разряд находится в единичном состоянии.

Импульсы с выхода переноса регистра 25-j сдвига поступают на выход

27-j мультиплексора. При обнулении регистра 25-j сдвига на выходе элемента И 28-j появляется единичный сигнал, поступающий на вход элемента

И 29. При обнулении всех регистров

25-1 — 25-(2p+k) сдвига на всех входах и выходе элемента И 29, являющемся выходом останова мультиплексора, появляется единичный сигнал. За это время на выходе 27-j мультиплексора оказывается сформирована пачка из

Z X; импульсов, равная числу единичй ных сигналов на входных шинах группы

13-j .

В исходном состоянии триггер 11, счетный узел 3, накопители 9 и мультиплексор 2 сброшены. На выходах триггера 11 и счетного узла 3 — нулевой сигнал .

Единичный сигнал имеется на третьих выходах накопителей 9-1 — 9-(р-1) и вторых выходах накопителей 9-р

9 †(p+k-1), а на их остальных выходах нулевые.

При выполнении мультиплексора 2 в соответствии с схемой на фиг. 6 на регистрах сдвига, в них записан входной код.

1297?I ми весами и одну группу с отрицательными весами, а группы 13-(р+1) — 13(p+k) имеют входные шины с положительными (отрицательными) весами.

Импульсы с выходов j и p+j (соответствующих паре групп входных шин

13-j с положительными и- отрицательными весами) поступают на первый и второй входы блока 10-(j 1) формирования счетно импульсов соответственно (j= 10

2,...,р).

Импульсы с первого и (р+1)-го выходов мультиплексора 2 поступают через элементы ИЛИ 5 и б на первый и второй входы формирователя 4 счетных импульсов. Импульсы с первого и второго выходов формирователя 4 счетных импульсов поступают на суммирующий и вычитающий счетные входы счетного узла 3, который подсчитывает разность 20 количества единичных сигналов на входах групп 13-1 с положительными и отрицательными весами.

Блок 10-j формирования счетных импульсов формирует сигнал на первом выходе, если на его третьем входе имеется импульс или если на его первом входе имеется импульс, а на втором нет. Блок 10 j формирования счетных импульсов формирует сигнал на -30 втором выходе, если на его четвертом входе имеется импульс, или если на втором входе имеется импульс, а на первом нет, то во всех остальных случаях импульсов на выходах блока 10-j 35 формирования счетных импульсов не формируется. Импульсы с первого выхода блока 10-3 формирования счетных импульсов (j = 1,2,...,р-l) поступают на суммирующий счетный вход накопителя 9-j, а с второго выхода — на вычитающий счетный вход накопителя

9-j . .Таким образом, при опросе входных шин групп 13-(1+1) накопитель

9-j подсчитывает разность количества единичных сигналов на входах групп

13-(j+1) с положительными и отрицательными весами.

9 10 является сигнал, переключающий триггер Il, на выходе которого при этом в паузу между тактовыми импульсами появляется единичный сигнал, сохраняющийся до окончания цикла работы устройства {до сброса устройства в исходное состояние).

К этому моменту в каждом из накопителей 9-j (j = !,2,...,p-l) оказывается записан код числа, равного разности количества единичных сигналов на входах пары групп входных шин

13-(j+I) а в каждом иэ накопителей

9-(p+j — 1) (j = 1,2,...,k) — код числа единичных сигналов на входах группы

13-(р+1). В счетном узле 3 оказывается записан код числа, равного разности количества единичных сигналов на входах пары групп входных шин 13-1.

После формирования сигнала на выходе останова мультиплексор 2 останавливается и далее импульсов на выходах не формирует. Со следующего такта начинается процесс обнуления накопителей 9. Пусть 9-i наименьший номер накопителя (i = 1,2,...,р-l), в котором записан ненулевой код (отлич— ный от q +m ), т.е. единичный сигнал на его первом (если число единичных сигналов на входах группы 13-(i+I) с положительными весами больше числа единичных сигналов на входах группы

13-(i+1) с отрицательными весами) или втором, (если число единичных сигналов на входах групп 13-(i+1) с положительными весами меньше числа единичных сигналов на входах группы

13-(i+1) с отрицательными васами).

На первом и втором входах накопителей 9-j (j= I,2,...,р-l), в которых записан нулевой .код (равный q +m что имеет место, когда число единичных сигналов на входах групп шин

13-(1+1) с положительными и отрицательными весами одинаково) имеется нулевой сигнал, а на третьем — единичный.

Импульсы с выходов (2р+1) — (2p+k) соответствующих группам входных шин

13-(р+1) — 13-(p+k) поступают на суммирующие счетные входы накопителей

9-р — 9-(р+1-1) соответственно.

Работа порогового элемента продолжается таким образом до момента обнуления мультиплексора 2 (окончания onроса всех входных шин), при этом на выходе останова мультиплексора 2 по50

У накопителей 9-(р+i) (i= --0,1,2, ...,k 1) единичный сигнал имеется на первом выходе, а нулевой на втором, если на входах соответствующей группы

l3-(p+i+1) имеются единичные сигналы, в противном случае на первом выходе накопителя будет нулевой сигнал, а на втором — единичный. В зависимости от наличия единичных сигналов на первом или втором выходе накопителя

1297219

9-i (i=),2,...,р-1) образуют две группы.

У накопителей первой группы единичный сигнал на первом выходе, а у накопителей второй группы — на вто- 5

Тактовые импульсы проходят на выход элемента И 7-i и поступают на третий вход блока 10-i формирования счетных импульсов, проходят на его ром выходе.

Обнуление накопителей обеих групп идет параллельно, а внутри каждой из групп — последовательно, начиная с накопителя с наименьшим номером.

Пусть 9-i наименьший номер накопителя, на первом выходе которого единичный сигнал, поступающий на входы элементов И 8-(i+1) — 8-(p+k-1), запрещает прохождение тактовых импульсов на их выходы, и разрешая прохождение тактовых импульсов на выход элемента И 8-i. Тактовые импульсы проходят на выход элемента И 8-i u поступают на четвертый вход блока 10-i формирования счетных импульсов, проходят на его первый выход и поступают на вычитающий счетный вход накопителя 9-i, из содержимого которого при 25 этом каждый раз вычитается единица.

Одновременно импульсы с выхода элемента И 8-i поступают на вход элемента ИЛИ 5 и проходят на первый вход формирователя 4 счетных импульсов.

Таким образом, работа продолжается до возвращения накопителя в исходное состояние, при котором на его первом и втором выходах оказываются нулевые сигналы, а на третьем — еди35 ничный. При этом нулевой сигнал с первого выхода накопителя разрешает прохождение тактовых импульсов на выходы элементов И 8-(i+1) — 8-(p+k-l).

Далее аналогичным образом происходит обнуление остальных накопителей 9 j (j = i+),...,p )), на первых выходах которых имеется единичный сигнал.

Параллельно описанному происходит процесс обнуления накопителей 9-i (i < +р — I), у которых единичный сигнал имеется на втором выходе.

Пусть 9-i наименьший номер накопителя, на втором выходе которого единичный сигнал, поступающий на входы элементов И 7-j (j > i), запрещая прохождение тактовых импульсов на их выходы и разрешая прохождение тактовых импульсов на выход элемента И 7-i. первый выход и поступают на суммирующий счетный вход накопителя 9-i к содержимому которого при этом каждый раз прибавляется единица.

Одновременно импульсы с выхода элемента И 7-i поступают на вход элемента ИЛИ 6 и проходят на второй вход формирователя 4 счетных имгульсов °

Таким образом работа продолжается до возвращения накопителя 9-i в исходное состояние, при котором на его первом и втором выходах оказываются нулевые сигналы, а на третьем — единичный,. При этом нулевой сигнал с второго выхода накопителя 9-i разрешает прохождение тактовых импульсов на выходы элементов И 7-(i+1) — 7-(р-1).

Далее аналогичным образом происхо дит обнуление остальных накопителей .

19-j (j = i+1 р-1),на вторых выхо дах которых имеется единичный сигнал.

Импульсы с выходов элементов ИЛИ 5 и 6 поступают на первый и второй входы формирователя 4 счетных импульсов.

Пока импульсы поступают на оба входа формирователя 4, на его выходах импульсов не появляется.

С некоторого момента времени импульсы начинают поступать только на первый (второй) вход формирователя 4 и проходят на его первый (второй) выход, поступая на суммирующий (вычитающий) счетный вход счетного узла 3, к содержимому которого при этом каждый раз прибавляется (вычитается) единица.

Работа порогового элемента происходит до обнуления всех накопителей 9, что фиксируется появлением единичного сигнала на выходе )5 элемента И 12, выходной сигнал снимается с выхода 14 счетного узла Э. формула изобретения

Пороговый элемент, содержащий генератор тактовых импульсов, счетный узел, триггер и элемент ИЛИ, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей и повышения быстродействия, введен (2p+k)-канальный сканирующий мультиплексор (где р w 1, k =. О), (p+k-1) накопителей, две группы элементов И, дополнительный элемент ИЛИ, (р-1) блоков формирования счетных импульсов, элемент И и формирователь счетных импульсов, (2p+k)-канальный сканирующий мультиплексор соединен информационны1297219

14 ми входами с входными. информационными шинами„тактовым входом — с выходом генератора тактовых импульсов,выходом останова — с входом триггера, первым выходом — с входом элемента 5

ИЛИ, i-м выходом (i= 2,...,р) — с первым входом (i-1)-ro блока формирования счетных импульсов, (p+1)-м выходом — с входом дополнительного элемента ИЛИ, (р+ )-м выходом — с вторым входом (i-1)-ro блока формирования счетных импульсов, (2р+))-м выходом (j= 1,2,...,К) — с суммирующим счетным входом (p+j-1)-ro накопителя, первый выход которого соединен с первым входом (p+j-1) элемента И второй (первой) группы, выход которого соединен с вычитающим счетным входом (р 1 — 1)ro накопителя и входом элемента ИЛИ (дополнительного элемента ИЛИ), а вхо" ды — с выходами генератора тактовых импульсов, триггера, первыми выходами накопителей от р-го до (p+j-2)-ro u первыми (вторыми) выходами накопите25 лей от первого до (р-1)-го, первый и второй выходы i-ro блока формирования счетных импульсов (i= 1,2,...,р-1) соединены соответственно с суммирующим и вычитающим счетными входами i — — го накопителя, первый и второй выходы кото30 рого соединены соответственно с входами i-х элементов И второй и первой групп элементов И, выход i-го элемента И первой группы соединен с входом дополнительного элемента ИЛИ и третьим входом i-ro блока формирования счетных импульсов, а входы — с выходом генератора тактовых импульсов,выходом триггера и вторыми выходами накопителей от первого до (i-1)-го, выход i-го элемента И второй группы соединен с входом элемента ИЛИ и четвертым входом i-го блока формирования счетных импульсов, а входы — с выходом генератора тактовых импульсов, триггера и первыми выходами накопителей от первого до (i-1)-го, выходы элемента ИЛИ и дополнительного элемента ИЛИ соединены соответственно с первым и вторым входами формирователя счетных импульсов, первый и второй выходы которого соединены с суммирующим и вычитающим счетным входами накопителя, выход которого соединен с выходной шиной, третьи выходы накопителей от первого до (р-1) и вторые выходы накопителей от р-ro до (p+k-1)го соединены с входами элемента И, выход которого соединен с выходной шиной, а вход — с выходом триггера.

12972) 9

1297219

1297219

Составитель О. Скворцов

Редактор Ю. Середа Техред М.Ходанич Корректор М. Самборская

Заказ 794/60 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4