Генератор псевдослучайных последовательностей

 

Изобретение относится к импульсной технике и может быть использовано для диагносцирования устройств автоматики и вычислительной техники. Цель изобретения - повышение достоверности генерируемых последовательностей . Устройство содержит регистр 4 сдвига, группу 10 элементов И, элемент И 15, генератор 16 тактовых импульсов , формирователь 17, элемент ИЛИ 18, счетчик 22, блок 23 начальной установки, индикатор 24 и шины 13, 19,20 и 21 прямого сдвига,автоматического запуска,пошагового запуска и Управление соответственно. Для достижения поставленной цели в устрой ство введены блок 1 управления,элемент 2 И,элемент 2-2И-1 ШИ 3,регистры 5 и 6 сдвига,блок 7 логической обратной связи ,элемент 8 задержки, анализирующий блок 9, мажоритарные элементы 11 и 12, генератор 14 тактовых импульсов и образованы новые связи между элементами устройства. В описании представлены примеры конкретного выполнения блока 1 управления, блока 7 логической обратной связи и анализиру-- ющего блока 9. 3 з.п. ф-лы, 4 ил. со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1298868

А1 д1) 4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3982243/24-21 (22) 25.11.85 ,(46) 23.03.87. Бюл. ¹ 11 (75) Р.А.Церелов, С.С.Белкания и B.Н.Анисимов (53) 621.374.2(088.8) (56) Галкин А.П. Моделирование кана лов систем связи. — М.: Связь, 1979, с.62,63.

Авторское свидетельство СССР № 756397, кл. G 06 F 1/02, 1978. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕИ (57) Изобретение относится к импульсной технике и может быть использовано для диагносцирования устройств автоматики и вычислительной техники.

Цель изобретения — повышение достоверности генерируемых последовательностей. Устройство содержит регистр

4 сдвига, группу 10 элементов И, эле— мент И 15, генератор 16 тактовых им— пульсов, формирователь 17, элемент

ИЛИ 18, счетчик 22, блок 23 начальной чстановки, индикатор 24 и шины 13, 19,20 и 21 прямого сдвнга,автоматического запуска, пошагового запуска и

"Управление соответственно. Для достижения поставленной цели в устройство введены блок 1 управления, элемент

2 И,элемент 2-2И-ИЛИ З,регистры 5 и 6 сдвига, блок 7 логической обратной связи, элемент 8 задержки, анализирующий блок 9, мажоритарные элементы ll u

12, генератор 14 тактовых импульсов и образованы новые связи между элементами устройства. В описании представлены примеры конкретного выполнения блока 1 управления, блока 7 логической обратной связи и анализиру-ющего блока 9. 3 з.п. ф-лы, 4 ил.! 12988

Изобретение относится к импульсной технике и может быть использовано для диагностирования устройств автоматики и вычислительной техники.

Цель изобретения — повышение достоверности генерируемых последовательностей.

На фиг.! представлена функциональная схема генератора псевдослучайных последовательностей; на фиг.2 — 4 — !О схемы блока управления, блока логической обратной связи и анализирующего блока соответственно.

Генератор псевдослучайных после-. довательностей (фиг.l) содержит блок 1- ! управления, второй элемент И 2, элемент 2-2И-ИЛИ 3, первый 4, второй

5 и третий 6 регистры сдвига, блок 7 логической обратной связи, элемент

8 задержки, анализирующий блок 9, группу 10 элементов И, первый ll u второй 12 мажоритарные элементы, шину 13 прямого сдвига, второй генераI тор 14 тактовых импульсов, первый элемент И 15, первый генератор 16 такто- 25 вых импульсов, формирователь 17, элемент ИЛИ 18 шину 19 автоматического запуска, шину 20 пошагового запуска, шину 21 "Управление", счетчик 22,блок

23 начальной установки, индикатор 24, 30

Выход первого генератора 16 тактовых импульсов соединен с первым входом первого элемента И 15, второй вход которого соединен с выходом формирователя 17, вход которого соединен 35 с выходом элемента ИЛИ 18, первый и второй входы которого соединены соответственно с шиной 19 автоматического запуска и шиной 20 пошагового запуска. Первый, второй, третий, чет- 40 вертый, пятый, шестой и седьмой вхо- ды блока l управления соединены соответственно с первым выходом анализирующего блока 9, с шиной 13 прямого сдвига и первым входом второго эле- 45 мента И 2, с выходом второго генератора 14 тактовых импульсов, с выходом первого элемента И 15, с шиной

21 "Управление" и первым входом элемента 2-2И-.ИЛИ 3, с выходом блока 23 50 начальной установки, установочным входом счетчика 22 и входом элемента

8 задержки, с вторым выходом анализируемого блока 9.

Первая, вторая, и третья группы входов анализирующего блока 9 соединены соответственно с выходами соответствующих разрядов первого регист68 2 ра 4 сдвига, с выходами соответствующих разрядов второго регистра 5 сдвига и с выходами соответствующих разрядов третьего регистра 6 сдвига.

Первый, второй и третий выходы блока ! управления соединены соответственно с вторым входом второго элемента

И 2 и третьим входом элемента 2-2ИИЛИ 3, с входами синхронизации первого 4, второго 5, третьего 6 регистров сдвига и вторым и четвертым входами элемента 2-2И-ИЛИ 3, с шестым входом блока 7 логической обратной связи, первый, второй, третий, четвертый и пятый входы которого соедииены соответственно с выходом второго мажоритарного элемента 12, с выходом первого мажоритарного элемента 11, с первым входом второго мажоритарного элемента 12 и выходом последнего разряда первого регистра 4 сдвига, с вторым входом второго мажоритарного элемента 12 и выходом последнего разряда второго регистра 5 сдвига, с третьим входом второго мажоритарного элемента 12 и выходом последнего разряда третьего регистра 6 сдвига, установочный вход которого соединен с установочными входами первого 4 и второго 5 регистров сдвига и выходом элемента 8 задержки.

Выходы i-х разрядов первого 4,второго 5 и третьего 6 регистров сдвига соединены соответственно с вторым, первым и третьим входами первого мажоритарного элемента 11. Выход второго элемента И 2 соединен с вторыми входами элементов И группы 10 элементов И, первые входы которых соединены с выходами соответствующих раэрядов первого регистра 4 сдвига. Входы индикатора 24 соединены с выходами счетчика 22, счетный вход которого соединен с выходом элемента 2-2КИЛИ 3.

Блок 1 управления (фиг.2) содержит первый 25, второй 26 и третий 27 э..ементы НЕ, первый 28 и второй 29 элементы И, элемент ИЛИ 30, первый

31 и второй 32 одновибраторы, RS- . триггер 33, элемент 3-ЗИ-ИЛИ 34, первый вход которого является третьим входом блока I управления, первый вход которого через первый элемент

НЕ 25 соединен с. первым входом первого элемента И 28, второй вход которого соединен с выходом третьего элемента НЕ 27 и вторым входом эле68 4

Анализирующий блок 9 (фиг. 4) содержит первый 40, второй 4! и третий

42 элементы ИЛИ-НЕ, выходы которых соединены соответственно с первым, вторым и третьим входами элемента "2 и только 2" 43, первую 44 и вторую 45 схемы сравнения, выходы которых соединены соответственно с первым и вторым входами элемента И 46, выход которого является первым выходом анализирующего блока 9, первая группа входов которого соединена с входами третьего элемента ИЛИ-НЕ 42, первой группой входов первой схемы 44 сравнения и первой группой входов рторой схемы 45 сравнения, вторая группа входов которой соединена с входами второго элемента ИЛИ-НЕ 41 и является второй группой входов анализирующего блока 9. Третья группа входов блока 9 соединена с входами. первого элемента ИЛИ-НЕ 40 и второй группой входов первой схемы 44 сравнения.

Выход элемента "2 и только 2" 43 является вторым выходом анализирующего блока 9.

Генератор работает следующим образом.

В исходном состоянии на шине 13 прямого сдвига, шине 19 автоматического запуска, шине 20 пошагового запуска и шине 21 "Управление" сигналы имеют уровень логического нуля сигналом с выхода блока 23 начальной установки счетчик 22 установлен в нулевое состояние, регистры 4 — 6 сдвига установлены сигналом с выхода блока 23 начальной установки, подаваемым на их установочные входы через элемент 8 задержки, в одинаковые начальные состояния; сигналы на первом и втором выходах анализирующего блока 9 имеют уровни логических нуля и единицы соответственно, сигнал на первом выходе блока 1 управления имеет уровень логический единицы,на втором и третьем выходах — логического нуля, сигналы на выходах элемента И 15, элемента И 2, элементов И группы 10 элементов И и элемента 2-2И-ИЛИ 3 имеют уровень логического нуля.

Блок 7 логической обратной связи (фиг.3) содержит сумматор 35 по модулю-два, первый 36 и второй 37 элементы ИЛИ, элемент 38 "Запрет" и эле-40 мент И 39, первый вход которого соединен с выходом первого элемента

ИЛИ 36 ° Первый, второй и третий входы элемента ИЛИ 36 являются соответственно третьим, четвертым и пятым вхо-45 дами блока 7 логической обратной связи, первый и второй входы которого соединены соответственно с первым и вторым входами сумматора 35 по модулю два, выход которого соединен с первым входом элемента 38 "Запрет", выход которого соединен с первым входам второго элемента ИЛИ 37, выход которого является выходом блока 7 логической обратной связи, шестой вход которого соединен с вторым входом элемента 38 Запрет и вторым входом элемента И 39, выход которого соединен с вторым входом второго элементаИПИ 37.

3 2988 мента 3-ЗИ-ИЛИ 34, третий вход которого соединен с первым выходом !КБтриггера 33, S-вход которого соединен с выходом первого элемента И 28, и входом первого одновибратора 31.

Выход последнего соединен с первым входом элемента ИЛИ 30, второй вход которого является шестым входом блока 1 управления, второй вход которого соединен с четвертым входом зле- 1О мента 3-ЗИ-ИЛИ 34, пятый вход которого является первым выходом блока 1 управления и соединен с шестым входом элемента 3-ЗИ вЂ И 34, третьим входом первого элемента И 28 и вторым!5 выходом RS-триггера 33, R-вход которого соединен с выходом элемента

ИЛИ 30 и входом третьего элемента

НЕ 27.

Седьмой вход элемента 3-ЗИ-ИЛИ 34 20 соединен с восьмым входом этого эле— мента, четвертым входом блока 1 управления и входом второго элемента

НЕ 26, выход которого соединен с четвертым входом первого элемента И 28 и первым входом второго элемента И 29, второй вход которого является седьмым входом блока 1 управления пятый вход которого соединен с девятым входом элемента 3-ЗИ-ИЛИ 34, выход кото-30 рого является вторым выходом блока 1 управления, третий выход которого соединен с выходом второго одновибратора 32, вход которого соединен с выходом второго элемента И 29. 35

При наличии сигнала логической единицы на шине 19 автоматического запуска или шике 20 пошагового запуска на выходе формирователя 17 соответственно или устанавливается уровень логической единицы, или выраба"

5 12988 тывается одиночный импульс, который подается на второй вход элемента И 15, на первый вход которого непрерывно поступают импульсы генератора 16 тактовых импульсов. Если сигнал на шине

13 прямого сдвига имеет уровень логической единицы, то импульсы с выхода элемента И.15 через блок 1 управления поступают на входы синхронизации регистров 4 — 6 сдвига, сдвигая 10 информацию, записанную в них с помощью блока 23 начальной установки.

При этом сигналы, снимаемые с разрядных выходов регистра 4 сдвига, через группу 10 элементов И, открытых сиг- 15 налом с выхода элемента И 2, поступают на выходы устройства.

Счетчик 22, установленный в„нулевое состояние сигналом с выхода блока 23 начальной установки, при нали- 20 чии сигнала на шине 13 прямого сдвига считает тактовые импульсы, поступающие на входы синхронизации регистров 4 — 6 сдвига, а через элемент

2-2И ИЛИ 3 поступающие также на счет- 25 иый вход счетчика 22. При этом инди4 катор 24 отображает в цифровой форме номер состояния регистров 4 — 6 сдвига таким образом, что 1-е состояние регистров 4 — 6 сдвига отобража- 30 ется индикатором 24 при нулевом сос" тоянии счетчика 22, 2-е состояние регистров 4 — 6 сдвига отображается индикатором 24 при состоянии "!" счетчика 22 и т.д. 35

В случае наличия ошибки в формируемой последовательности сигнал с шины 13 прямого сдвига снимается, т.е. уровень логической единицы сменяется на уровень логического нуля. Прекра- 40 щается также подача сигнала по работающей пусковой шине (шине 19 — при автоматическом запуске, шине 20 — при пошаговом запуске).

Сдвиг информации в регистрах 4 — 6 сдвига и счет тактов в счетчике 22 прекращается. При необходимости уста1 навить устройство в одно из предшестВующих сОстОяний пОдают сигналр сООт 50 ветствующий уровню логической единицы, иа шину 21 "Управление" и осуществляют автоматический режим работы устройства. Информация в регистрах 4 — 6 сдвига сдвигается, а счетчик 22, обладающий емкостью, необходимой для просчета всех состояний регистров 46 сдвига, продолжает суммировать тактовые импульсы, при этом, если ошиб68 6 ка была зарегистрирована при 1-м состоянии регистров 4 — 6 сдвига, то при возврате в k-e предшествующее состояние этих регистров счетчик 22 просуммирует еще М-j тактов, обнулившись после M-j+1 тактов, поданных после л устранения ошибки, где M= 2 — 1 число состояний регистров 4 — 6 сдвига. Во время установки устройства в одно из предшествующих состояний сигналы на его выходах отсутствуют, так как нет разрешающего сигнала на управляющих входах группы 10 элементов

И, контроль состояния регистров 4 — 6 сдвига устройства производят по индикатору 24.

При достижении заданного состояния снимается сигнал с шины 19 автоматического запуска или с шины 20 пошагового запуска. Установив на шине

13 прямого сдвига сигнал, соответствующий уровню логической единицы, предварительно сняв его с шины 21

"Управление", и подавая сигналы на шину 19 автоматического запуска, (или шину 20), можно повторно выработать требуемый отрезок псевдослучайной последовательности.

При выработке псевдослучайной последовательности содержимое регистров

4 — 6 сдвига в любой момент времени перед поступлением на их входы син" хронизаций очередного импульса генератора 16 тактовых импульсов должно совпадать. Содержимое регистров

4 — б сдвига анализируется в анализирующем блоке 9, причем, если реги- стры 4 — б сдвига содержат одну и ту же информацию, отличную от нулевой, то сигналы на первом и втором выходах анализирующего блока 9 имеют уровни логического нуля и логической единицы соответственно и определяют основной режим работы устройства— генерацию псевдослучайной последовательности.

В основном режиме работы устройства сигналы на первом и третьем выходах блока 1 управления сохраняют исходные уровни, а на втором выходе последнего появляются импульсы генератора 16 тактовых импульсов. При этом сигнал уровня логического нуля на третьем выходе блока 1 управления обеспечивает появление на выходе блока 7 логической обратной связи сигналов, представляющих собой сумму по модулю два мажоритированных одноименных сигналов (i-х и п-х разрядных вы7 12988 ходов регистров 4 — 6 сдвига соответственно), вводимых н блок 7 логической обратной связи через первый и второй входы последнего с выходов мажоритарных элементов 11 и 12. Если из-за воздействия помехи регистры 4—

6 сдвига не содержат одну и ту же информацию, отличную от нулевой, хотя бы в двух регистрах, то имеет место искажение информации первого вида, !О которому на обоих выходах анализирующего блока 9 соответствуют сигналы уровня логического нуля. Если же из-за воздействия помехи два любых регистра сдвига обнулились, то имеет место искажение информации второго вида, которому на первом выходе анализирующего блока 9 соответствует уровень логической единицы, а на втором выходе последнего — уровень логического нуля, Устранение искажений информации осуществляется в режиме коррекции,в который устройство переводится бло— ком 1 управления при обнаружении ис25 кажений информации. Обнаружение искажений реализуется после поступления на входы синхронизации регистров 4—

6 сдвига очередного импульса генератора 16 тактовых импульсов путем onроса в блоке 1 управления состояний выходов анализирующего блока 9.

В режиме коррекции независимо от вида искажения информации на втором выходе блока 1 управления появляются 35 импульсы генератора 14 тактовых импульсов, а на первом выходе блока 1 управления появляется сигнал, имеющий уровень логического нуля и блокирующий через элемент И 2 выходные 40 сигналы устройства, а через третий вход элемента 2-2И-ИЛИ 3 блокирующий счетный вход счетчика 22 от импульсов генератора 14 тактовых импульсов °

Если блок 1 управления переводит генератор псевдослучайных последовательностей в режим коррекции при обнаружении искажения информации первого вида, то сигнал на третьем выходе блока 1 управления сохраняет уровень логического нуля, при котором на выходе блока 7 логической обратной связи появляются сигналы, представляющие собой сумму по модулю два 55 мажоритированных одноименных сигналов (i-х и и-х разрядных выходов регистров 4 — 6 сдвига соответственне), 68 8 вводимых в блок 7 логической обратной связи через первый и второй входы последнего с выходом мажоритарных элементов 11 и 12. Если же блок 1 управления переводит генератор псевдослучайных последовательностей в режим коррекции при обнаружении искажения информации второго вида, то сигнал на третьем выходе блока 1 управления имеет уровень логической единицы, при котором сигналы на выходе блока 7 логической обратной связи повторяют сигналы, поступающие на один из входов (третий, четвертый или пятый) последнего с и-го разрядного выхода необнуленного регистра сдвига, так как на два других входа блока 7 логической обратной связи поступают сигналы с п-х разрядных выходов обнуленных регистров сдвига.

Состояния выходов блока 1 управления, соответствующие режиму кор рекции, должны сохраняться в течение времени, необходимого для и-кратного сдвига информации, содер..;ащейся в регистрах 4 — 6 сдвига в момент перевода устройства в режим коррекции, до поступления очередного импульса генератора 16 тактовых импульсов, что обеспечивает восстановление информации (устранение искажений) в регистрах 4 — 6 сдвига до полного совпадения их содержимого. После устранения искажений блок 1 управления аз— томатически переходит в исходное состояние и устройство готово к выдаче отрезка псевдослучайной последовательности, в котором были обнаружены искажения, и выработке последующих отрезков псевдослучайной последовательности.

Блок 1 управления работает следующим образом. В исходном состоянии

RS-триггер 33 установлен в нулевое состояние, сигнал на третьем входе блока 1 управления представляет собой последовательность тактовых импульсов, сигналы на втором, четвертом, пятом, шестом и седьмом входах, втором и третьем выходах блока 1 управления имеют уровень логического нуля, .сигналы на первом входе и первом выходе блока 1 управления имеют уровень логической единицы, при этом прохождение сигналов с выходов элементов НЕ 26 и 27 и второго нулевого выхода КБ-триггера 33, имеющих уровень логической единицы, через эле9 12988 мент И 28 блокируется сигналом с выхода элемента НЕ 25, имеющим уровень логического нуля, а сигналом с первого (единичного) выхода RS-триггера

33 заблокировано поступление тактовых импульсов через третий вход блока

1 управления и первый вход элемента . 3-ЗИ-ИЛИ 34 на второй выход блока 1 управления.

Если на второй или пятый вход бло- 10 ка 1 управления подан сигнал, имеющий уровень логической единицы, и на четвертый вход блока 1 управления поступают тактовые импульсы, то через седьмой вход элемента 3-ЗИ-ИЛИ 34 тактовые импульсы поступают на второй выход блока 1 управления. С четвертого входа блока 1 управления тактовые импульсы поступают также на вход элемента НЕ 26, инвертирующего эти импульсы, что позволяет поддерживать уровень логической единицы на выходе последнего между двумя ближайшими соседними тактовыми импульсами, поступающими на четвертый вход блока

1 управления. При этом на выходе элеО мента И 28 появляется сигнал, имеющий уровень логической единицы и переводящий RS-триггер 33 в единичное состояние, при котором блокируется прохождение тактовых импульсов с четвертого входа блока 1 управления на второй выход блока 1 управления, а сигнал на выходе элемента И 28 имеет уровень логического нуля. 35

В единичном состоянии RS-триггера

33 на втором выходе блока 1 управления появляются сигналы, поступающие через третий вход блока 1 управления 1п на первый вход элемента 3-ЗИ-ИЛИ 34..

Сигнал, .переводящий RS-триггер 33 в единичное состояние, поступает на вход первого одновибратора 31 с задержкой на входе, что обеспечивает подачу на первый вход элемента ИЛИ 30 импульса, осуществляющего установку через элемент ИЛИ 30 RS-триггера 33 в нулевое состояние, при этом через элемент НЕ 27 блокируется элемент

И 28, а по второму входу элемента

3-ЗИ-ИЛИ 34 блокируется поступление сигналов через третий вход блока 1 управления и первый вход элемента

3-ЗИ-ИЛИ 34 на второй выход блока управления. RS-триггер ЗЗ устанавливается в исходное состояние также сигналом с шестого входа блока управления. Сигнал на третьем выходе

68 1О блока 1 управления имеет уровень логической единицы после запуска второro одновибратора 32, реализуемого через второй элемент И 29, когда сигналы на четвертом и седьмом входах блока 1 управления имеют уровни логического нуля и логической единицы соответственно.

Блок 7 логической обратной связи работает следующим образом. В исходном состоянии сигналы на входах и выходе блока 7 логической обратной связи имеют уровни логического нуля.

Если сигнал на шестом входе блока

7 логической обратной связи имеет уровень логической единицы, то на его выходе сигнал имеет уровень логической единицы, если хотя бы на один из его входов (третий, четвертый, пятый) подан сигнал, имеющий уровень логической единицы, Если сигнал на шестом входе блока 7 логической обратной связи имеет уровень логического нуля, то íà его выходе появляются сигналы, представляющие собой сумму по модулю два сигналов, поданных на его первый и второй входы. Анализирующий блок 9 работает следующим образом. Если на входы первой, второй и третьей групп его входов поступает одноименная информация, то сигналы на его первом и втором выходах имеют уровни логической единицы и логического нуля соответственно.

Если на входы второй, третьей или первой, третьей или первой, второй групп входов анализирующего блока 9 поступает нулевая информация, то сигналы на его первом и втором выходах имеют уровни логического нуля и логической единицы соответственно. Если на входы первой, второй и третьей групп входов анализирующего блока 9 не поступает одноименная информация или последняя поступает лишь на входы второй, третьей или первой, третьей или первой, второй групп его входов, то сигналы на его первом и .втором выходах имеют уровни логического нуля.

Формула изобретения

1. Генератор псевдослучайных последовательностей, содержащий первый регистр сдвига, выходы разрядов которого соединены с первыми входами элементов И группы элементов И, бло1 начальной установки, выход которого

1298868 соединен с установочным входом счетчика, выходы разрядов которого соединены с соответствующими входами индикатора, первый генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И,вто— рои вход которого соединен с выходом формирователя, вход которого соединен с выходом элемента ИЛИ, первый и второй входы которого соединены с шиной 10 автоматического запуска и с шиной пошагового запуска соответственно, ши— ну прямого сдвига, шину "Управление", отличающийся тем, что, с целью повышения достоверности генери- 15 о руемых последовательностей, в него введены второй и третий регистры сдвига, второй элемент И, элемент 22И-ИЛИ, блок управления, элемент задержки, анализирующий блок, второй генератор тактовых импульсов, блок логической обратной связи, первый и

20 второй мажоритарные элементы, выходы которых соединены с вторым и первым

25 входами соответственно блока логической обратной связи, выход которого соединен с информационными входами первого, второго и третьего регистров сдвига, установочные входы которых соединены с выходом элемента задержки, вход которого соединен с выходом блока начальной установки и шестым входом блока управления, первый, втоны соответственно с первым выходом анализирующего блока, шиной прямого сдвига и первым входом второго элемента И, выходом второго генератора тактовых импульсов, выходом первого элемента И, шиной "Управление" и первым входом элемента 2-2И-ИЛИ, вторым выходом анализирующего блока, первая группа входов которого соединена с соответствующими выходами разрядов первого регистра сдвига, вход синхронизации которого соединен с входами синхронизации второго и третьего регистров сдвига, вторым и четвертым входами элемента 2-2И-ИЛИ и вторым выходом блока управления, третий выход которого соединен с шестым входом блока логической обратной связи, третий; четвертый и пятый входы которого соединены соответственно с выходом последнего разряда первого регистра сдвига и первым входом второго мажоритарного элемента, с вы50

55 рой, третий, четвертый, пятый, шестой и седьмой входы которого соедине- 35 ходом последнего разряда второго регистра сдвига и вторым входом второго мажоритарного элемента, с выходом последнего разряда третьего регистра сдвига и третьим входом второго мажоритарного элемента, первый вход первого мажоритарного элемента соединен с выходом i-го разряда второго регистра сдвига, выходы разрядов которого соединены с соответствующими входами второй группы входов анализирующего блока, входы третьей группы входов которого соединены с соответствующими выходами разрядов третьего регистра сдвига, выход i — rc разряда которого соединен с третьим. входом первого мажоритарного элемента, второй вход которого соединен с выходом i — го разряда первого регистра сдвига, счетный вход счетчика соединен с выходом элемента 2-2И-ИЛИ, третий вход которого соединен с первым выходом блока управления и вторым входом второго элемента И, выход которого соединен с вторыми входами элементов И группы элементов. И.

2. Генератор по п.l, о т л и ч а ю шийся тем, что блок управления содержит первый, второй и третий элементы НЕ, первый и второй элементы И, элемент ИЛИ, первый и второй одновибраторы, RS-триггер, элемент З-ЗИ-ИЛИ, первый вход которого является третьим входом блока управления, первый вход которого через первый элемент

НЕ соединен с первым входом первого элемента И, второй вход которого соединен с выходом третьего элемента НЕ и вторым входом элемента З-ЗИ-ИЛИ, третий вход которого соединен с первым выходом RS — триггера, S-вход которого соединен с выходом первого элемента И и входом первого одновибратора, выход которого соединен с первым входом элемента ИЛИ, второй вход которого является шестым входом блока управления, второй вход которого соединен с четвертым входом элемента

3-3И-ИЛИ, пятый вход которого является первым выходом блока управления и соединен с шестым входом элемента

3-3И-ИЛИ, третьим входом первого элемента И и вторым выходом RS-триггера, R-вход которого соединен с выходом элемента ИЛИ и входом третьего элемента НЕ, седьмой вход элемента 3-ЗИ-ИЛИ соединен с восьмым входом

:этого элемента, четвертым входом бло12988 ка управления и входом второго элемента lE выход которого соединен с четвертым входом первого. элемента И и первым входом второго элемента И, второй вход которого является седьмым входом блока управления, пятый вход которого соединен с девятым входом элемента З-ЗИ-ИЛИ, выход которого является вторым выходом блока управления, третий выход которого сое- 10 динен с выходом второго одновибратора, вход которого соединен с выходом второго элемента И.

3. Генератор по п.l, о т л и ч аю шийся тем, что блок логичес- 15 кой обратной связи содержит сумматор по модулю два, первый и второй элементы ИЛИ, элемент "Запрет" и элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, 20 первый, второй и третий входы которого являются соответственно третьим, четвертым и пятым входами блока логической обратной связи, первый и второй входы которого соединены соответственно с первым и вторым входами сумматора по модулю два, вйход которого соединен с первым входом элемента "Запрет", выход которого соединен с первым входом второго элемента ИЛИ, 30 выход которого является выходом бло- . ка логической обратной связи, шестой, 68

l4 вход которого соединен с вторым входом элемента Запрет" и вторым входом элемента И, выход которого соединен с вторым входом второго элемента ИЛИ.

4. Генератор по п.l, о т л и ц аю шийся тем, что анализирующий блок содержит первый, второи и третий элементы ИЛИ-НЕ, выходы которых, соединены соответственно с первым, вторым и третьим входами элемента

"2 и только 2", первую и вторую схемы сравнения, выходы которых соединены соответственно с первым и вторым входами элемента И, выход которого является первым выходом анализирующего блока, первая группа входов которого соединена с входами третьего элемента ИЛИ-НК, первой группой входов первой схемы сравнения и пер— вой группой входов второй схемы сравнения, вторая группа входов которой соединена с входами второго элемента

HJIH-НЕ и является второй группой входов анализирующего блока, .третья группа входов которого соединена с входами первого элемента ИЛИ-НЕ и второй группой входов первой схемы сравнения, выход. элемента "2 и только 2" является вторым выходом анализирующего блока.

12988б8

Составитель 10.Бурмистров

Редактор В.Петраш Техред А.Кравчук Корректор А. Тяско

Заказ 896/57 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д .4/5

Производственно-полиграфическое предприятие,r.ужгород,ул.Проектная,4