Усредняющее устройство

 

Изобретение относится к аналоговой вычислительной технике и может быть использовано в системах автоматического регулирования, например в высокоточных следящих электроприводах . Целью изобретения является повышение точности и упрощение устройства . Поставленная цель достигается за счет вьшОлнения третьего интегратора 3 с коэффициентом усиления, большим в 2 раза, чем у первого 1 и второго 2 интеграторов, и соединения его выхода с входом первого сумматора 5 через дополнительньлй инвертор 7. 2 ил. i сл :л: о о :л и

ОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<5И 4 С 06 С 7/186

Р- и

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3909931/24-24 (22) 10.06.85 (46) 30.03.87. Бюл. к- 12 (71) Челябинский политехнический институт им. Ленинского комсомола (72) В.Я ° Боос, Н.Е. Лях и P 3.Хусаинов (53) 681.335(088.8) (56) Авторское свидетельство СССР

N - 1023345, кл. С 06 G 7/ 18, 1981.

Шипилло В.П. Автоматизированный вентильный электропривод. М.: Энергия, 1969, с. 190.

„„SU„„1300503 А 1 (54) УСРЕДНЯКЦЕЕ УСТРОЙСТВО (57) Изобретение относится к аналоговой вычислительной технике и может быть использовано в системах автоматического регулирования, например в высокоточных следящих электроприводах. Целью изобретения является повышение точности и упрощение устройства. Поставленная цель достигается за счет выполнения третьего интегратора 3 с коэффициентом усиления, большим в 2 раза, чем у первого 1 и второго 2 интеграторов, и соединения его выхода с входом первого сумматора 5 через дополнительный инвертор 7 ° 2 ил.!

20

Е U1dt, l

1 ь|3 =,2К U dt о (2) (3) U=U+U — U

5 а э

Изобретение относится к аналоговой технике и может быть использовано в системах автоматического управления, например в высокоточных следящих электроприводах.

Целью изобретения является повышение точности и упрощение устройства.

На фиг. 1 приведена схема предложенного устройства; на фиг. 2 — диаграммы, поясняющие его работу.

Усредняющее устройство (фиг, 1) содержит первый 1, второй 2, третий

3 интеграторы, входы которых соединены с входом 4 устройства, сумматор

5, первый и.второй входы которого соединены с выходами первого и второго интеграторов 1 и 2, а выход является выходом 6 устройства, инвертор

7, вход которого соединен с выходом интегратора 3, а выход — с третьим входом сумматора 5, разрядные ключи

8, 9 и 10, включенные между входами и выходами интеграторов 1, 2 и 3 соответственно, блок 11 синхронизации, выходы 12-14 которого соединены с управляющими входами ключей 8, 9 и 10 соответственно. Блок 11 синхронизации содержит источник 15 опорного напряжения, частота которого синхронизована с частотои входного сигнала, сумматор 16, выход которого является выходом 14, цепь блока синХронизации из последовательно соединенных второго инвертора 17, вход которого соединен с выходом источника

15 опорного напряжения, формирователя

18 импульсов, дифференцирующего элемента 19, однополупериодного выпрямителя 20, выход которого соединен с одним из входов. сумматора 16 и выходом 13 блока синхронизации, цепь иэ последовательно соединенных формирователя 21 импульсов, вход которого соединен с выходом источника 15 опорного напряжения, дифференцирующего элемента 22, однополупериодного выпрямителя 23, соединенного с другим входом сумматора 16 и выходом 12 блока синхронизации.

На фиг. 1 показаны диаграммы напряжения в разных точках устройства согласно фиг. 1: U,. " на входе 4 устройства; 0, Н,, 0 - на выходах инте граторов 1, 2 и 3 соответственно; U —на выходе сумматора 5; U — на вьг<оде источника 15 опорного напряжения;

U на выходе инвертора 17; Ug — на

503 2 выходе формирователя 18 импульсов; — на выходе дифференцирующего элемента 19; U, — на выходе однополупериодного выпрямителя 20;

U „ — на выходе Формирователя 21 ,импульсов; U 1 — на выходе дифференцирующего элемента 22; U — на выходе однополупериодного выпрямителя

23; U — на выходе 14 сумматора 16.

Работу устройства рассмотрим на примере, когда на вход 4 устройства подается сигнал (фиг. 2, кривая U, ), представляющий демодулированное напряжение с выхода системы переменного тока с амплитудной модуляцией. Вначале рассмотрим участок времени 0-Т

1 полупериода несущей. Текущее приращение выходных напряжений интеграторов I и 2 hU (фиг. 2, кривые U и U ) для произвольного момента времени г. равно о где К вЂ” коэффициент усиления интеграторов 1 и 2. Текущее приращение 6U выходного напряжения интегратора 3 (фиг. 2, кривая U ) определяется выражением так как коэффициент усиления интегратора 3 взят в 2 раза большим коэфициентов усиления интеграторов 1 и

2. Напряжение U на выходе сумматора

5 (фиг. 2, кривая U ) равно так как напряжение интегратора 3 подается на вход сумматора 5 через инвертор 7. Тогда приращение напряжения hU на выходе сумматора 5 в соответствии с выражениями (1), (2) и (3) равно нулю. Следовательно, на интервале времени 0-Т напряжение на

1 выходе сумматора 5, т.е. на выходе устройства б, не изменяется и определяется начальными значениями напряжений интеграторов 1, 2 и 3. Начальные значения напряжений выходов интеграторов 1,3 в момент t 0 равны нулю, так как разрядные ключи 8 и 10 в этот момент обнуляют выходы указанных интеграторов. Следовательно, выходной сигнал сумматора 5 на интервале времени 0-Т равен начальному значению

3 130050 напряжения интегратора 2 (фиг.2, кривые U и U>) ° В свою очередь, напряжение на выходе интегратора 2 в момент г. = 0 равно интегралу от входного сигнала.за предыдущий интервал (полупериод несущей).

Рассмотрим интервал времени Т,-Т, .

В момент Т1 происходит обнуление интеграторов 2 и 3 разрядными ключами

9 и 10. Текущие приращения напряжений )p интеграторов 1, 2 и 3 определяются в соответствии с выражениями (1) и (2). Так же, как и на интервале времени 0-T, на интервале времени Т -Т2 текущее приращение сигнала на выходе 15 сумматора 5 AU равно нулю. Выходной сигнал сумматора 5 равен начальному значению напряжения интегратора 1 (фиг. 2, кривые U и U ), так как интегратор 1 в момент Т не обнуляется.2р .1

Напряжение U, на выходе интегратора

1 в момент Т„ равно интегралу от напряжения U за предыдущий интервал

0-Т

Ь /т сС ат = U,/t = т: = К Н1 ..(4, 25 о

На следующем интервале времени

Т -T производится обнуление интеграторов 1 и 3 ключами 8 и 10 в момент Т,. По аналогии с интервалами времени 0-Т и Т -Т напряжение на

Ф 1 выходе сумматора 5 равно

U5 /Т2 c t С ТЗ вЂ” К U. de,. (5)

T 35

Следовательно, в соответствии с выражениями (4) и (5) выходной сигнал сумматора 5, т.е. выхода б устройства на любом рассматриваемом интервале времени равен интегралу от входного напряжения за предыдущий интервал

Т;

U /т.< t а t. - к f v,dt. (6)

5 т- 45

Рассмотрим работу блока 11 синхронизации., формирующего тактовые последовательности импульсов для управления ключами 8, 9 и 10. Источник

15 опорного напряжения выдает напряжение синусоидальной формы (фиг.2, кривая U ). На выходе инвертора 17 б напряжение также является синусоидальным (фиг. 2, кривая U ) и находится

9 в противофазе с напряжением опорного источника. На выходах формирователей

18 и 21 импульсов, являющихся усилителями-ограничителями, из полуволн входного синусоидально го напр яже ния формируются

3 4 импульсы прямоугольной формы (фиг.2, кривые U и У„ ), находящиеся в противофазе по отношению друг к другу.

На выходах дифференцирующих элементов 19 и 22 из входных напряжений формируются последовательности коротких знакопеременных противофазных импульсов (фиг. 2, кривые U и Н ), 12 появляющихся в моменты перехода через нуль входных напряжений, и,соответственно, опорного напряжения. Распределение входных импульсов дифференцируюцих элементов по выходам

12, 13 и 14 блока синхронизации производится однополупериодными выпря-мителями 20, 23 и сумматором 16.

Так, в момент t = 0 на выходе дифференцирующего элемента 19 появляется отрицательный импульс, а на выходе элемента 22 — положительный (фиг.2, кривые U и U, ). Тогда выпрямитель 20 не пропускает импульс на выход 13, а на выходе выпрямителя 23, выходе

12 блока 11 синхронизации и, . выходе

14 (сумматора 16) появляются положительные импульсы (фиг. 2, кривые U и U1), которые открывают разрядные ключи 8 и 10. При этом происходит обнуление первого и третьего интеграторов (фиг. 2, кривые U и U ). В

1 момент Т „полярность импульсов на выходах дифференцирующих элементов

19 и 22 меняется на противоположную.

При этом появляется положительный импульс на выходах выпрямителя 20, на выходе 13 блока синхронизации и сумматора 16 (фиг. 2, кривые U u U ), 10 которые открывают разрядные ключи

9 и 10, обнуляющие второй и третий интеграторы (фиг. 2, кривые U u U ). з

В момент Т, по аналогии произойдет обнуление тех же интеграторов,что и в момент t = О.

Следовательно, третий интегратор обнуляется в каждый тактовый момент перехода опорного напряжения через нуль, а первый и второй интеграторыпоочередно через такт.

Подключение третьего интегратора к входу первого сумматора через до,полнительный инвертор, выполнение этого же интегратора с коэффициентом усиления в 2 раза большим, чем у ервого и второго интеграторов, при частоте замыкания третьего разрядного ключа в 2 раза большей, чем у первого и второго разрядного ключей, позволяет отказаться от входных и выход130050 и«

Фиг.2

Составитель С. Белан

Техред М.Ходанич Корректор И. Муска

Редактор М. Келемеш

Заказ 1151/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4/5

Производственно-полиграфическое предприятие, г,Ужгород, ул. Проектная, 4 ных ключей в цепях интеграторов, что повышает точность устройства по сравнению с известным интегрирующим преобразователем. При использовании . предлагаемого усредняюшего устройства в качестве вхопного чствойства высокоточного следящего электропривода удается существенно повысить качест.венные показатели электропривода.

Кроме того, предлагаемый преобразователь содержит меньыее количество элементов из-за меньшего количества ключей (на 6 ключей меньше, чем в известном), Это обуславливает меньшее 15 число каналов в системе управления.

В целом интегрирующий преобразователь получается зна чительно проще и, соответственно, надежчей.

3 6

Ф о р м у л а и з о б р е т е н и я

Усредняющее устройство, содержащее первый, второй и третий интеграторы, между входом и выходом каждого из которых включен соответствующий разрядный ключ, сумматор, выход которого является выходом устройства, и блок синхронизации, о т л и ч а ющ е е с я тем, что, с целью повышения точности и упрощения устройства, в него введен инвертор, причем входы интеграторов подключены к входу устройства, выходы первого и второго интеграторов непосредственно, а третьего интегратора через инвертор подключены к входам сумматора, управляющие входы разрядных ключей соединены с соответствующими выходами блока синхронизации.