Устройство для формирования последовательности импульсов

 

Изобретение относится к электросвязи и обеспечивает увеличение количества импульсов, формируемых за один цикл. Устр-во содержит адресный счетчик (АС) 1, постоянный запоминающий блок (ИЗБ) 2, коммутационный счетчик (КС) 3, дешифратор 4, элементы И 5-8, ИЛИ 9. Наличие единицы на входе разрешения выборки запрещает выборку слова из ПЗБ 2 и обнуляет АС 1 и КС 3. При появлении О на входе разрешения выборки устр-во принимает исходное состояние. При этом коду 00 на входе дешифратора 4 соответствует код 0001 на выходе дешифратора 4. В результате через элемент И 5 и элемент ИЛИ 9 значение информации с первого информационного выхода ПЗБ 2 проходит на выход. С появлением первого и следующих тактовых импульсов на тактовом входе устрва происходит изменение кода на выходах АС 1. На выходах ПЗБ 2 код будет изменяться в соответствии с программой , хранящейся в нем. До 256-го импульса открыт элемент И 5 по первому входу и, следовательно, на выход устр-ва проходит информация только с первого выхода ПЗБ 2. 256-му тактовому импульсу соответствуют код 11111111 АС 1 и код 00 на КС 3. При поступлении следующего тактового импульса код АС 1 изменится на 00000000, а на КС 3 - на 10. Следовательно,откроется элемент И 6. При этом на выход устр-ва будет проходить сигнал, соотв. временному положению с 257 по 512 такты работы и т.д. t ип. 2 S ел DO 1; ..л I 11 ©-J

СОНИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19 (ll) Al (5D 4 H 04 L 13/14,13, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ИКй.i 1 ЕЫ

ГОСУДАРСТНЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3926154/24-09 (22) 10.07 .85 (46) 30.03.87. Бюл, В 12 (72) П.И.Сахаров (53) 621.394.61 (088.8) (56) Арчаков В.И. и др. Разработка формирователей последовательности импульсов на основе БИС. ППЗУ "Электронная техника", сер. 3. Микроэлектроника. Вып. 6 (90) 1980, с.27-32. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОСТИ ИИПУЛЬСОВ (57) Изобретение относится к электросвязи и обеспечивает увеличение количества импульсов, формируемых за один цикл. Устр-во содержит адресный счетчик (АС) 1, постоянный запоминающий блок (ПЗБ) 2, коммутационный счетчик (КС) 3, дешифратор 4, элементы И 5-8, ИЛИ 9. Наличие единицы на входе разрешения выборки запрещает выборку слова из ПЗБ 2 и обнуляет

АС 1 и КС 3. При появлении "0" на входе разрешения выборки устр-во привимает исходное состояние. При этом коду 00 на входе дешифратора 4 соотв тствует код 0001 на выходе дешифратора 4. В результате через элемент

И 5 и элемент ИЛИ 9 значение информации с первого информационного выхода ПЗБ 2 проходит на выход. С появлением первого и следующих тактовых импульсов на тактовом входе устр- ва происходит изменение кода на выходах АС 1. На выходах ПЗБ 2 код будет изменяться в соответствии с программой, хранящейся в нем, До 256-го импульса открыт элемент И 5 по первому входу и, следовательно, на выход устр-ва проходит информация только с первого выхода ПЗБ 2. 256-му

Ж тактовому импульсу соответствуют код

11111111 АС 1 и код 00 на КС 3. При поступлении следующего тактового нм- С пульса код АС 1 изменится на 00000000, а на КС 3 — на 10. Следовательно,откроется элемент И 6. При этом на выход устр-ва будет проходить сигнал, соотв ° временному положению с 257 по

512 такты работы и т.д. 1 ил.

00653 2

40

ВНИИПИ Заказ 1161/57 Тираж 639

Подписное

Произв.-полигр. пр-тие, г, Ужгород, ул. Проектная, 4

1 13

Изобретение относится к электросвязи и может быть использовано в устройствах передачи дискретной ин-. . формации.

Цель изобретения — увеличение количества импульсов, формируемых эа один цикл.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для формирования импульсов содержит адресный счетчик 1, постоянный запоминающий блок 2, коммутационный счетчик 3, дешифратор 4, элементы И 5-8, элемент ИЛИ 9.

Устройство работает следующим о6разом.

Наличие единицы на входе разрешения выборки запрещает выборку слова из постоянного запоминающего блока 2 и обнуляет адресный счетчик 1 и коммутационный счетчик 2. При появлении

"0" на входе разрешения выборки устройство принимает исходное состояние: на информационных выходах коммутационного счетчика 3 остаются нули, на входах постоянного запоминающего блока 2 появится код, соответствующий адресу 00000000. Код 00 на входе дешифратора 4 вырабатывает код

0001 на выходе дешифратора. 4, Следовательно, элемент И 5 будет открыт по первому входу и передаст на выход устройства через элемент ИЛИ 9 значение информации с первого.информационного выхода постоянного запоминающего блока 2. Появление первого и каждого следующего тактового импульса на тактовом входе устройства вызывает изменение кода на информационных выходах адресного счетчика

1, а, следовательно, и на адресных входах постоянного запоминающего блока 2, На информационных выходах постоянного запоминающего блока 2 код будет изменяться в соответствии с программой, хранящейся в нем. До

256-го импульса открыт элемент И 5 по первому входу. Следовательно, на выход устройства будет проходить информация только с первого выхода постоянного запоминающего блока 2. 256му тактовому импульсу соответствует код на информационных выходах адресного счетчика 1, равный 11111111, а код на информационных выходах коммутационного счетчика 3 — равный 00, Лри подаче следующего тактового импульса на тактовый вход устройства код на выходе адресного счетчика 1 изменится на 00000000, а на выходе коммутационного счетчика 3 изменится на 10. Следовательно, элемент И 6 откроется по первому входу, а все остальные элементы И 5, 7 и 8 по первому входу будут закрыты. Таким образом, на выход устройства будет поступать очередность импульсов, соответствующая временному положению с

257 по 512 цикл работы и т.д.

Формула изобретения

Устройство для формирования последовательности импульсов, содержащее адресный счетчик, выходы разрядов которого соединены с соответствующими адресными входами постоянного запоминающего блока, вход разрешения выборки которого подключен к входу установки адресного счетчика и является входом разрешения выборки устройства, тактовым входом которого является тактовый вход адресного счетчика, о т л и ч а ю щ е е с я тем, что, с целью увеличения количества импульсов, формируемых за один цикл, в него введены элемент ИЛИ, элементы И, дешифратор и коммутационный счетчик„ выходы которого соединены с входами дешифратора, выходы которого соедииены с первыми входами соответствующих элементов И, выходы которых подключены к входам элемента ИЛИ, выход последнего разряда адресного счетчика соединен с первым входом коммутационного счетчика, второй вход которого подключен к входу разрешения выборки постоянного запоминающего блока, выходы которого соединены с вторыми входами элементов И, при этом выход элемента ИЛИ является выходом устройства.